Триггеры

Триггеры Триггер – это простейшее последовательностное устройство, которое обладает двумя устойчивыми состояниями выходного сигнала и скачкообразно изменяет эти значения под действием внешнего управляющего сигнала. Именно способность формировать на выходе два устойчивых значения сигнала, которые могут поддерживаться без изменения сколь угодно долго, и позволяет применять триггер в качестве элемента памяти ( элементарная ячейка памяти). Последовательностные цифровые устройства часто называют последовательностными схемами, последовательностными автоматами, дискретными автоматами с памятью, многотактными автоматами. Состояние выхода такого устройства зависит не только от того, какие сигналы присутствуют на его входах в данный момент времени, но и от того, какие последовательности сигналов поступали на входы устройства в предшествующие моменты времени, т.е. как говорят, автомат помнит свою предысторию и хранит ее в памяти. Поэтому такие устройства называют последовательностными или многотактными автоматами. Соединение триггеров позволяет получать счетчики, регистры, запоминающие устройства. Входы триггера разделяют на информационные и управляющие (вспомогательные). Информационные входы используются для управления состоянием триггера. Управляющие входы обычно используются для предварительной установки триггера в некоторое состояние и для синхронизации. Триггеры могут иметь 2 выхода: прямой Q и инверсный `Q . Входы триггеров обычно обозначают латинскими буквами: S — вход для установки в состояние «1»; (set -установка) R — вход для установки в состояние «0»; (reset -сброс) J— вход для установки в состояние «1» в универсальном триггере; (jerk –внезапное вкл) К — вход для установки в состояние «0» в универсальном триггере; (kill – внезапное выкл) Т — счетный (общий) вход; (toggle – релаксатор) D — вход для установки в состояние «1» или в состояние «0»; (delay – задержка) С— управляющий (синхронизирующий или тактирующий) (clok – строб или такт). Классификация триггеров: - по функциональному признаку: а) RS-триггер с раздельной установкой 0 и 1 путем изменения комбинации сигналов на входах; б) D-триггер или триггер задержки, осуществляющий прием информации по одному входу); в) Т-триггер со счетным входом. Его состояние меняется на инверсное с приходом каждого импульс на его счетный вход; г) JК-триггер или универсальный триггер. - по способу приема информации: а) асинхронные (нетактируемые) триггеры реагируют ( меняют свое состояние) на информационные сигналы в момент их появления на входах триггера; б) синхронные (тактируемые), которые реагируют на информационные сигналы при наличии разрешающего сигнала на специально предусматриваемом входе С. Синхронные триггеры подразделяют на триггеры со статическим управлением по С-входу и с динамическим управлением. Tpиггepы со статическим управлением реагируют на информационные сигналы при подаче на вход С уровня 1 (прямой С-вход) или 0 (инверсный C-вход). Триггеры с динамическим управлением реагируют на информационные сигналы в момент изменения (перепада) сигнала на C-входе от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход). - по принципу построения триггеры со статическим управлением делятся на: а) одноступенчатые, у которых одна ступень запоминания информации (запись информации – непрерывный процесс во времени); б) двухступенчатые триггеры имеют две ступени запоминания информации, которые тактовым импульсом управляются таким образом, что в начале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе триггера. Двухступенчатый триггер обозначают через ТТ. Асинхронные триггеры Асинхронные RS-триггеры имеют два информационных входа: вход S для установки 1, вход R для установки 0 и два выхода: прямой и инверсный . Состояние триггера характеризуется сигналом на прямом выходе и определяется комбинацией входных сигналов. Например, для установки триггера в состояние 1, т. е. для записи в него 1, необходимо на его входы подать такую комбинацию сигналов, при которой на прямом выходе сигнал будет иметь уровень логической 1, т. е. = 1, = 0. Асинхронный RS-триггер обычно строится на двух логических элементах И–НЕ либо ИЛИ–НЕ, охваченных перекрестными обратными связями. Для пояснения принципа работы триггера обозначим Sk; Rk ; Qk- значение сигналов на k-ом временном интервале, Qk-1- предшествующее состояние триггера. 1.Если на входы триггера подать нулевые сигналы Sk=Rk =0, то транзисторы VTS и VTR будут заперты и состояние триггера не измениться, т.е Qk = Qk-1. Триггер сохраняет прежнее состояние( режим хранения). 2. При подаче на входы триггера сигналов Sk=1; Rk =0, транзистор VTS открывается, а VTR будет закрыт, поэтому происходит установка триггера в состояние Qk =1 независимо от предыдущего состояния (режим установки); 3. При подаче на входы триггера сигналов Sk=0; Rk =1, то транзистор VTS закрывается , а VTR открывается , поэтому происходит переход триггера в состояние Qk =0 независимо от предыдущего состояния (режим сброса); 4. Если на входы триггера подать нулевые сигналы Sk=Rk =1, то транзисторы VTS и VTR будут открыты, что соответствует 0 на обоих выходах. Эта комбинация является запрещенной, так как она приводит к нарушению закона работы триггера и неопределенности его состояния. Если на обоих выходах 0, то это состояние не является состоянием устойчивого равновесия. И если затем на входы подать нейтральную комбинацию сигналов, то триггер перейдет в одно из устойчивых состояний, но предугадать это состояние триггера невозможно, то есть состояние триггера окажется неопределенным. В лаб работе RS –триггер на элементах «и-не». Для этого триггера управляющим действием обладают нулевые уровни информационных сигналов, а не единичные. Поэтому входы обозначены как инверсные. Для такого триггера комбинация является запрещенной, а комбинация нейтральной. Таблица функционирования RS-триггера ( на «или-не») Sn Rn Qn Qn+1 Режим Хранение 1 1 1 1 Установка 1 1 1 1 1 Установка 0 1 1 1 1 - Запрещено Таблица функционирования RS-триггера (на «и-не») Sn Rn Qn+1 Режим - Запрещено 1 1 Установка 1 1 Установка 0 1 1 Qn Хранение RS-триггер – основной узел последовательностных схем. «Последовательностные « означает, что состояние выхода зависит от того в какой последовательности на входы подаются сигналы и каким было предшествующее внутреннее состояние триггера. Если в RS- триггере на элементах «или -не» R=0; S=1, а затем подать на оба входа «0», «0», то Q=1 R=1; S=0, а затем подать на оба входа «0», «0», то Q=0 То есть при одном и том же входном наборе выход может находиться в разных состояниях. . Синхронные триггеры Синхронный одноступенчатый RS-триггер отличается от асин­хронного наличием С-входа для синхронизирующих (тактовых) импульсов. Синхронный триггер состоит из асинхронного RS-триг­гера и двух логических элементов на его входе. Рассмотрим работу триггера, построенного на элементах И–НЕ. При С = 0 входные логические элементы 1 и 2 блокированы: их состояния не зависят от сигналов на информационных S- и R-входах и соответст­вуют логической 1, т. е. . Для асинхронного RS-триггера на элементах И–НЕ такая комбинация входных сигналов являет­ся нейтральной, поэтому триггер находится в режиме хранения за­писанной информации. При С = 1 входные логические элементы открыты для восприя­тия информационных сигналов и передачи их на входы асинхронно­го RS-триггера. Таким образом, синхронный триггер при наличии разрешающего сигнала на С-входе работает по правилам для асин­хронного триггера.ДИАГРАММА Синхронный двухступенчатый RS-триггер состоит из двух синхронных одноступенчатых RS-триггеров, управляемых разными фазами тактового сигнала. Схема реализуется по принципу: ведущий-ведомый. Занесение информации разделено по времени. Вначале информация записывается в первую ступень, затем переписывается во вторую. СХЕМА При С = 1 производится запись информации в триггер первой ступени Т1. В это время триггер второй ступени Т2 находится в режиме хранения. Он заблокирован нулевым уровнем сигнала и на его С-входе благодаря наличию инвертора, через который тактовый сигнал поступает на вход второй ступени. При С = 0 первая ступень блокируется, а вторая открывается и на вход второго триггера поступает единичный сигнал.Информация переписывается из первой ступени во вторую и появляется на выходе триггера. Двухступенчатая структура триггера на его условном обозначении отображается двумя буквами Т. Другой вариант построения двухступенчатых триггеров с запрещающими связями между основной и вспомогательной ступенями. В триггере с запрещающими связями во время действия тактового импульса С = 1 информация записывается в основную ступень. Одновременно с выводом первых логических элементов на вход вспомогательной ступени запрещающие сигналы, блокирующие перезапись информации из основной ступени во вспомогательную. При С = 0 эта блокировка снимается и информация появляется на выходе второй ступени. Можно отметить, что запись информации в 2-х ступенчатый триггер происходит по срезу ( при изменении из «1» в «0») входного тактового импульса, то есть с задержкой на сихроимпульс. В двухступенчатых триггерах отсутствует прямая связь между входом и выходом, так как одна из ступеней всегда находится в режиме хранения, поэтому их используют в JK-триггерах и Т-триггерах. D – триггер D-тpиггep имеет один информационный вход (D-вход) и вход для синхронизирующего импульса. При разрешающем тактовом импульсе триггер устанавливается в состояние соответствующее потенциалу на входе D. Таблица истинности Основное назначение D-триггера – задержка сигнала, поданного на вход. Как и RS-триггер, он может быть построен на различных логических элементах. При С = 0 изменение входного сигнала не сказывается на состоянии триггера, и только при С = 1 триггер принимает состояние, определяемое входным сигналом. D-триггер исключает недостаток RS-триггера – наличие запрещенной комбинации на входе. Если синхронный RS триггер дополнить инвертором, который подключен ко входам S и R, то на эти входы никогда не поступит не только запрещенная комбинация S=R=1, но комбинация S=R=0, соответствующая режиму хранения, которая реализуется при С=0. D-триггер называется триггером с задержкой. Слово “задержка” здесь характеризует то, что информация со входа D (0,1) задерживается в триггере ровно на один такт, прежде чем появляется на выходе Q. Данная ситуация отображена в таблице истинности: сигнал на выходе Q в такте n+1 повторяет сигнал, который был на входе D в предыдущем такте n. Триггер-защелка включается в работу только по синхросигналу. Когда на С логический ноль, то выход Q хранит прошлое записанное в него состояние, при этом уровень напряжения на входе D никак не может на него повлиять. Если подать «1» на вход синхронизации, то устройство будет работать в режиме «прозрачности» - выходной сигнал мгновенно повторяет сигнал входа. Но при отключении синхросигнала в памяти триггера останется последнее состояние входа и именно оно будет на Q. То есть получается «защелкнутый входной сигнал». Таблица истинности (Х- не имеет значения) В лаб. работе исследуется D-триггер с дополнительными асинхронными установочными входами R,S, при чем инверсными. Эти входы приоритетны, то есть устанавливают триггер независимо от состояний на входах D и С.          Выход Q повторяет состояние входа D, когда тактовый импульс имеет свое высокое значение и триггер запоминает это состояние на все время отрицательного тактового импульса до прихода очередного тактового импульса. По сути это ячейка памяти. Если вход замкнуть с инверсным выходом, то останется только один вход С. При подаче импульсов на этот вход триггер будет переключаться на противоположное состояние на каждый тактовый импульс. Это происходит, потому что состояние входа D будет инверсно прямому выходу и из принципа работы триггера. По сути будет делитель частоты на два. J-K триггер-универсальный Т.к. обладает характеристиками всех других триггеров. Имеет более сложную структуру и более широкие функциональные возможности.. Помимо входов j и К вход С ( управления или тактовый) и установочные входы S и R(приоритетные).Строится на основе 2-хступенчатоого синхронного RS триггера, путем создания условий для инверсного режима при запрещенной комбинации. 1. R=1, S=0, Q=1 2. R=0, S=1, Q=0 3. S=R=1 –работает как RS триггер, при чем J=S, K=R 3.1 при J=K=0 c выходов лог. Элементов 1 и2 на входы первого триггера поступают сигналы ==1, что соответствует режиму хранения. 3.2 при J=1, K=0, С=1- режим записи «1». На выходе лог. Элемента 2 формируется сигнал =1,на выходе лог элемента 1 сигнал зависит от предшествующего состояния триггера. Если Q=0, то=1, и (Т1), так как на входы лог.элемента 1 поступают единичные сигналы. В первый триггер записывается единица. Если триггер был в состоянии Q=1, то=0, и поступал бы «0». Следовательно, на входах Т1 ==1, и на выходе jk-триггера сохраняется сигнал Q=1. 3.3. при J=0, K=1, С=1 –режим записи «0». Все аналогично пункту 3.2. 3.4 при J=1, K=1, С=1- триггер превращается в т-триггер или счетный. Следующие друг за другом импульсы будут вызывать перебросы уровней на выходе от единицы к нулю и наоборот. Т-триггеры На основе JK-и D триггеров можно строить схемы, осуществляющие так называемый счетный режим. Т-триггеры имеют двухступенчатую структуру ( в обозначении две буквы ТТ). На каждые два тактовых импульса(см. диаграмму) т-триггер формирует один период выходного сигнала, т.е происходит деление частоты входного сигнала на 2. Одноступенчатые структуры Т-триггеров неработоспособны, так как в течение времени, пока на входе С присутствует активный уровень, будет происходить непрерывная смена состояний триггера ( т.е. автоколебательный процесс). Т-триггер будет сам себя перебрасывать в период «1» на входе С. Причина: так есть обратные связи, то триггер принимает информацию из внешней среды и из собственных выходов. Поэтому нужно разнести во времени прием синхросигнала и фиксацию сигналов с выходов на входах R,S, и D. Для этого в триггер вводится второй запоминающий элемент, на тактовый вход которого сигнал подается в инверсном виде по отношению к тактовому сигналу первого элемента. См. схему синхронного RS –триггера. Т.е. информация записывается по переднему фронту тактового импульса, а появляется на выходе по заднему фронту. Желательно вместо 2-х тактного триггера, обладающим задержкой на длительность синхросигнала, иметь триггер, который бы работал по переднему фронту и не допускал ложных срабатываний. Так как входы С соединены через инвертор, то при нулевом состоянии синхроимпульса С предыдущая информация хранится в первом триггере Т1, он хранит свое состояние Q и . В это время на вход С второго триггера Т2 через инверсию лог «1». Т2 просыпается (запускается) и принимает состояние Т1. Т.е. Q1= Q2, и=. Запись в Т1 при этом запрещена. Как только приходит импульс на вход С Т1, происходит запись информации из Т2 в Т1. В результате состояние Т1 изменяется на противоположное. При этом запись информации в Т2 производиться не будет, так как на его входе С –«0». Процесс повторяется с приходом каждого тактирующего импульса.