Ключ на КМОП транзисторах. Ключ на МОП транзисторе. Логическии элемент «И-НЕ». Потребляемая мощность логических элементов на КМ.Токовый ключ на эмиттерно-связанной логике.

Ключ на МОП транзисторе Исток и подложка n-канального МОП транзистора заземлены, а сток подключен к положительному полюсу питания через сопротивление R стока. Затвор, изолированный от подложки высококачественным диэлектриком SiO2, можно рассмотреть как одну обкладку конденсатора. Второй обкладкой будет являться поверхность полупроводниковой подложки. Если на затвор подаем напряжение, конденсатор «затвор-подложка» зарядится, и носители заряда сконцентрируются в поверхностном слое, замыкая между собой технологические области стока и истока. Сопротивление «сток-исток» падает, ток начинает течь через транзистор, и на выходе устанавливается уровень логического нуля. Если затвор заземлить, канал не наведется, ток через транзистор не потечет, и на выходе получим уровень логической единицы, равный напряжению питания. Статические характеристики данной схемы схожи с статическими характеристиками ключа на биполярном транзисторе, и детального рассмотрения не требуют. Скажем только, что чем больше сопротивление стока Rс, тем круче характеристика зависимости Uвых от Uвх и меньше U0. Но большее сопротивление стока, как известно ухудшает динамические характеристики схемы. Динамический режим работы следует рассмотреть подробнее. В связи с структурой МОП транзистора, при подаче управляющего напряжения на затвор, проводящий канал между истоком и стоком формируется мгновенно. Отсюда следует, что исчезнет время задержки включения и выключения. Ток стока в закрытом состоянии определяется по формуле Напряжение на выходе Время переключения в положение логического нуля Недостаток данной схемы в том, что она • обеспечивает низкое быстродействие • обладает высоким остаточным напряжением • обладает низкой помехоустойчивостью Ключ на КМОП транзисторах Включим вместе p- и n-канальный транзисторы, объединив их затворы. Получим логический элемент КМОП. Нагрузочный резистор Rc здесь не нужен. Передаточная характеристика схемы будет иметь два излома в точках пороговых потенциалов p- и n-транзисторов, и наклонную часть усилительного режима, когда оба транзистора открыты. Если подать на затворы уровень логической единицы, то канал транзистора VT1 разомкнут, а канал транзистора VT2 – обогащен. На выходе ключа – низкий логический уровень. Подаём на затворы высокий логический уровень. Замыкается канал VT1, и через него на выход проходит высокий логический уровень. В это же время размыкается канал транзистора VT2, что предотвращает короткое замыкание источника питания на землю. Хотя оба электронных контакта на землю и на плюс неидеальные, внутреннюю эквивалентную схему логического элемента можно представить в виде двухполюсного переключателя, подключающего выходную клемму к земле/плюсу источника питания. Также необходимо помнить, что входное сопротивление логических элементов на КМОП транзисторах имеет порядок 1010 ом и более. Простейшую конструкцию, позволяющую совместить p- и n-канальные транзисторы, размещают на n-подложке, на поверхности которой исток и сток p-канального транзистора выполняются непосредственно. Для n-канального транзистора устраивается p-карман, вблизи поверхности которого выполняются области истока и стока n-канального транзистора. Знаки «+» означают повышенную степень легирования. Подложку данной структуры следует подключить к «+Uпит», а «карман» - к «земле». Чаще всего к затворам присоединяется защитный стабилитрон. Он защищает затворы от пробоя их диэлектрика избыточными входными потенциалами и создаёт ток утечки зарядов, накапливающихся в статическом состоянии в конденсаторах «затвор-подложка». Если эти заряды генерируются вблизи поверхности подложки постоянно (термо-, электрогенерация), то потенциал быстро увеличится до напряжения пробоя тонкого одномикронного слоя SiO2. Обратное сопротивление этого диода создает достаточный шунтовый путь утечки этого тока. Логическии элемент «И-НЕ» Если последовательно перебрать все комбинации напряжений высоких и низких уровней, поступающих на входы X1 и X2, и рассмотреть уровни на выходе Y, получим таблицу, состоящую из инвертора . Когда на входы X1 и X2 поданы напряжения логической единицы (высокого уровня), n-каналы транзисторов VT1 и VT2 будут замкнуты, а каналы VT3 и VT4 – разомкнуты. На выходе Y окажется напряжение логического нуля (низкий уровень). Если на вход X1 или X2 поступает хотя бы один низкий уровень, один из каналов VT3 или VT4 оказывается замкнутым, и на выходе Y появляется высокий уровень логической единицы. Если на входы X1 и X2 подать два положительных прямоугольных импульса, сигнал на выходе Y будет соответствовать площади совпадения этих сигналов (но с инверсией!). Вход Выход X1 X2 1 1 1 1 1 1 1 Логический элемент «ИЛИ-НЕ» Устройство базового элемента как бы обратное по сравнению с элементом : здесь параллельно соединены n-канальные и последовательно p-канальные транзисторы. Только совпадение низких входных уровней на входах X1 и X2 даст высокий уровень логической единицы на выходе Y, так как в этот момент открываются оба верхних p-канальных транзистора VT1 и VT2. Присутствие хотя бы одного высокого уровня логической единицы на входах X1 и X2 означает открывание одного из параллельных n-канальных транзисторов VT3, VT4. Вход Выход X1 X2 1 1 1 1 1 Потребляемая мощность логических элементов на КМОП Потребляемая мощность состоит из двух частей: статической потребляемой мощности , которую потребляет логический элемент при отсутствии сигнала на входе, и динамической мощности , которую элемент потребляет при подаче на него сигнала. В свою очередь динамическая мощность складывается еще из двух мощностей: , где -мощность сквозных токов, которая мала в сравнении с мощностью , затрачиваемой на заряд/разряд конденсаторов. Исходя из однотипности процессов заряда и разряда конденсатора, токи и имеют одинаковые временные диаграммы. Рассмотрим разряд конденсатора, происходящий по экспоненциальному закону: При этом временная диаграмма тока отобразится как Мощность в этом процессе вычисляется по формуле Рассчитаем энергию процесса: За полный период Т энергия . Отсюда мощность , где - частота следования входных импульсов. Ток, потребляемый КМОП элементами Для сложных элементов Токовый ключ на эмиттерно-связанной логике Эмиттерно-связанная логика является самой быстродействующей из всех типов логики, построенной на биполярных транзисторах. Это объясняется тем, что транзисторы в ЭСЛ работают в линейном режиме, не переходя в режим насыщения, выход из которого замедлен. Низкие значения логических перепадов в эмиттерно-связанной логике способствуют снижению влияния на быстродействие паразитных ёмкостей. Базовый элемент на эмиттерно-связанной логике Основная деталь ЭСЛ — схема потенциального сравнения (токовый ключ), собранная на транзисторах. Схема представляет собой транзисторы, соединённые эмиттерами и подключенные к или питанию через резистор. При этом транзистор у которого напряжение на базе выше пропускает через себя основной ток. Как правило один транзистор в схеме сравнения подключен к опорному уровню, равному напряжению логического порога, а остальные транзисторы являются входами. Выходные цепи схемы сравнения поступают на усилительные транзисторы. Диоды VD1 и VD2 служат для термостабилизации, и в совокупности с R1 и R2 создают опорное напряжение. Использование эмиттерных повторителей на выходе даёт увеличение логических уровней на выходах схемы. Достоинства этой схемы заключаются в • отсутствии инверсного режима • возможности получения прямого и инверсного входов Но есть и свои недостатки: большое потребление в сравнении с ТТЛ и КМОП и питание от отрицательного относительно земли напряжения.