D-триггеры
Выбери формат для чтения
Загружаем конспект в формате pdf
Это займет всего пару минут! А пока ты можешь прочитать работу в формате Word 👇
D-триггеры
D-триггер (от англ. delay − задержка) формирует выходной сигнал на
выходе Q с задержкой относительно сигнала, поступившего на вход D. Для
этого используют вход C для подачи синхронизирующих (тактовых) сигналов,
позволяющих переключать триггер в состояние, соответствующее сигналу на
входе D.
Логическая схема D-триггера, построенного на элементах «И-НЕ»,
показана на рисунке 35.
D
&
&
•
&
С
&
•
•
Q
•
Q
Рисунок 35 – Логическая схема D-триггера, построенного на элементах «И-НЕ»
Условное графическое обозначение D-триггера показано на рисунке 36.
D
C
T
Q
Q
Рисунок 36 – Условное графическое обозначение D-триггера
Таблица истинности для динамического (по срезу) D-триггера приведена
ниже (таблица 9).
Таблица 9
С
1
1
1
Таблица истинности D-триггера
D
Q
1
1
1
1
1
1
Q
1
1
1
1
Примеры временных диаграмм для динамического (по срезу) D-триггера
приведены на рисунке 37.
Задание для самостоятельной работы. Составить таблицу истинности
и построить временные диаграммы для динамического (по фронту) D-триггера.
Q
t
Q
t
D
t
C
t
Рисунок 37 – Примеры временных диаграмм для динамического (по срезу) D-триггера
T-триггеры
T-триггер (от англ. tumbler − опрокидыватель), или счётный триггер (со
счётным запуском, со счётным входом), широко используется в счётчиках
импульсов (сигналов) цифровых систем.
Логическая схема T-триггера, построенная на элементах «И-НЕ» показана
на рисунке 38.
Т
•
&
S
&
•
Q
•
Q
•
&
&
R
•
Рисунок 38 – Логическая схема T-триггера, построенная на элементах «И-НЕ»
Условное графическое обозначение
логических схемах, приведено на рисунке 39.
TТ
Т
T-триггера,
используемое
Q
Q
Рисунок 39 – Условное графическое обозначение Т-триггера
на
T-триггер имеет один вход T, при каждом воздействии на который
сигналом (импульсом) происходит очередное переключение из одного
состояния в другое. Поэтому такой триггер называют триггером со счётным
входом. Число переключений состояний триггера равно числу импульсов,
поступивших на его вход.
В основу большинства T-триггеров положена схема последовательного
соединения двух синхронных RS-триггеров, охваченных перекрёстными
обратными связями (см. выше рисунок 38).
Таблица истинности для динамического (по фронту информационного
сигнала) T-триггера приведена ниже (таблица 10).
Таблица 10
Таблица истинности Т-триггера
Т
Q
Q
1
1
1
1
1
1
1
1
1
Примеры временных диаграмм для динамического (по
информационного сигнала) T-триггера приведены на рисунке 40.
фронту
Q
t
Q
t
Т
t
Рисунок 40 – Примеры временных диаграмм для динамического
(по фронту информационного сигнала) T-триггера
JK-триггеры
JK-триггер, или универсальный триггер, имеет информационные входы
установки J и сброса K, подобные входам RS-триггера, а также
синхронизирующий вход C. Условное графическое обозначение JK-триггера
приведено на рисунке 41.
J
Q
JK
С
Q
K
Рисунок 41 – Условное графическое обозначение изображение JK-триггера
В отличие от RS-триггера, JK-триггер допускает ситуацию с
одновременной подачей сигналов на входы J и K. При J=1 и K=1 триггер
меняет своё состояние на противоположное в момент окончания (по срезу)
каждого синхронизирующего сигнала. Таким образом, соединяя входы JKтриггера по схеме, показанной на рисунке 42, получают T-триггер.
J
T
Q
JK
С
1
Q
K
•
Рисунок 42 – Схема Т-триггера, полученного на основе JK-триггера
При использовании входа J как входа S, а входа K как R, получают
синхронный RS-триггер, особенность которого состоит в том, что при
комбинации сигналов на входах S=1 и R=1, запрещённой для RS-триггера, он
переключается на каждый синхронизирующий сигнал. Добавлением инвертора
на входе JK-триггера получают D-триггер (рисунок 43).
J
C
Q
JK
С
D
Q
K
•
Рисунок 43 – Схема D-триггера, полученного на основе JK-триггера
JK-триггер может быть реализован на двух RS-триггерах с обратными
связями, как показано на рисунке 44.
J
•
S
•
R
C
K
•
&
&
T1
&
S
&
•
R
T2
Q
•
•
Q
Рисунок 44 – Функциональная схема JK-триггера, реализованная на двух RS-триггерах с
обратными связями
Все типы триггеров, реализуемых на базе JK-триггера, дают задержку в
появлении входного сигнала, равную длительности синхронизирующего
импульса.