Цифровые электронные устройства

ФГБОУ ВПО «ВОЛГОГРАДСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ» кафедра «Автоматизации производственных процессов» Конспект лекций дисциплина: «Электроника» Часть 2. Цифровые электронные устройства. Преподаватель _________ Шостенко С.В.. Волгоград 2014 г. Тема 1. Общие теоретические положения цифровой техники. План: 1. Аналоговые величины. 2. Дискретные величины. 3. Понятие цифрового устройства. 1.Аналоговые величины Аналоговый сигнал - сигнал данных, у которого каждый из представляющих параметров описывается функцией времени и непрерывным множеством возможных значений. Различают два пространства сигналов - пространство L (непрерывные сигналы), и пространство l (L малое) - пространство последовательностей. Пространство l (L малое) есть пространство коэффициентов Фурье (счетного набора чисел, определяющих непрерывную функцию на конечном интервале области определения), пространство L - есть пространство непрерывных по области определения (аналоговых) сигналов. При некоторых условиях, пространство L однозначно отображается в пространство l (например, первые две теоремы дискретизации Котельникова). Аналоговые сигналы описываются непрерывными функциями времени, поэтому аналоговый сигнал иногда называют непрерывным сигналом. Аналоговым сигналам противопоставляются дискретные (квантованные, цифровые). Примеры непрерывных пространств и соответствующих физических величин: прямая: электрическое напряжение окружность: положение ротора, колеса, шестерни, стрелки аналоговых часов, или фаза несущего сигнала отрезок: положение поршня, рычага управления, жидкостного термометра или электрический сигнал, ограниченный по амплитуде различные многомерные пространства: цвет, квадратурно-модулированный сигнал. Свойства аналоговых сигналов в значительной мере являются противоположностью свойств квантованных или цифровых сигналов. Отсутствие чётко отличимых друг от друга дискретных уровней сигнала приводит к невозможности применить для его описания понятие информации в том виде, как она понимается в цифровых технологиях. Содержащееся в одном отсчёте "количество информации" будет ограничено лишь динамическим диапазоном средства измерения. Отсутствие избыточности. Из непрерывности пространства значений следует, что любая помеха, внесенная в сигнал, неотличима от самого сигнала и, следовательно, исходная амплитуда не может быть восстановлена. В действительности фильтрация возможна, например, частотными методами, если известна какая-либо дополнительная информация о свойствах этого сигнала (в частности, полоса частот). Применение: Аналоговые сигналы часто используют для представления непрерывно изменяющихся физических величин. Например, аналоговый электрический сигнал, снимаемый с термопары, несет информацию об изменении температуры, сигнал с микрофона - о быстрых изменениях давления в звуковой волне, и т.п. 2. Дискретные случайные величины. Рассмотрим случайную величину * , возможные значения которой образуют конечную или бесконечную последовательность чисел x1, x2, ..., xn, ... . Пусть задана функцияp(x), значение которой в каждой точке x=xi (i=1,2, ...) равно вероятности того, что величина  примет значение xi (16) Такая случайная величина  называется дискретной (прерывной). Функция р(х) называется законом распределения вероятностей случайной величины, или кратко, законом распределения. Эта функция определена в точках последовательности x1, x2, ..., xn, ... . Так как в каждом из испытаний случайная величина  принимает всегда какое-либо значение из области ее изменения, то Пример 1. Случайная величина  — число очков, выпадающих при однократном бросании игральной кости. Возможные значения  — числа 1, 2, 3, 4, 5 и 6. При этом вероятность того, что  примет любое из этих значений, одна и та же и равна 1/6. Какой будет закон распределения ? (Решение)  Пример 2. Пусть случайная величина  - число наступления события A при одном испытании, причем P(A)=p. Множество возможных значений  состоит из 2-х чисел 0 и 1: =0, если событие A не произошло, и =1, если событие A произошло. Таким образом, Предположим, что производится n независимых испытаний, в результате каждого из которых может наступить или не наступить событие A. Пусть вероятность наступления события A при каждом испытании равна p. Рассмотрим случайную величину  — число наступлений события A при n независимых испытаниях. Область изменения  состоит из всех целых чисел от 0 до n включительно. Закон распределения вероятностей р(m) определяется формулой Бернулли (13'): Закон распределения вероятностей по формуле Бернулли часто называют биномиальным, так как Pn(m) представляет собой m-й член разложения бинома .     Пусть случайная величина  может принимать любое целое неотрицательное значение, причем (17)  где  — некоторая положительная постоянная. В этом случае говорят, что случайная величина  распределена по закону Пуассона, Заметим, что при k=0 следует положить0!=1.  Как мы знаем, при больших значениях числа n независимых испытаний вероятность Pn(m) наступления m раз события A удобнее находить не по формуле Бернулли, а по формуле Лапласа. Однако последняя дает большие погрешности при малой вероятности р появления события А в одном испытании. В этом случае для подсчета вероятности Pn(m) удобно пользоваться формулой Пуассона, в которой следует положить .  Формулу Пуассона можно получить как предельный случай формулы Бернулли при неограниченном увеличении числа испытаний n и при стремлении к нулю вероятности .  Пример 3. На завод прибыла партия деталей в количестве 1000 шт. Вероятность того, что деталь окажется бракованной, равна 0,001. Какова вероятность того, что среди прибывших деталей будет 5 бракованных? (Решение)  Распределение Пуассона часто встречается и в других задачах. Так, например, если телефонистка в среднем за один час получает N вызовов, то, как можно показать, вероятность Р(k) того, что в течение одной минуты она получит k вызовов, выражается формулой Пуассона, если положить . Если возможные значения случайной величины  образуют конечную последовательность x1, x2, ..., xn, то закон распределения вероятностей случайной величины задают в виде следующей таблицы, в которой и   Значения  x1 x2 ... xn Вероятности p(xi) p1 p2 ... pn Эту таблицу называют рядом распределения случайной величины . Наглядно функцию р(х) можно изобразить в виде графика. Для этого возьмем прямоугольную систему координат на плоскости.  По горизонтальной оси будем откладывать возможные значения случайной величины , а по вертикальной оси - значения функции . График функции р(х)изображен на рис. 2. Если соединить точки этого графика прямолинейными отрезками, то получится фигура, которая называется многоугольником распределения.  Пример 4. Пусть событие А — появление одного очка при бросании игральной кости; Р(A)=1/6. Рассмотрим случайную величину  — число наступлений события А при десяти бросаниях игральной кости. Значения функции р(х) (закона распределения) приведены в следующей таблице:   Значения  1 2 3 4 5 6 7 8 9 10 Вероятности p(xi) 0,162 0,323 0,291 0,155 0,054 0,013 0,002 Вероятности p(xi) вычислены по формуле Бернулли при n=10. Для x>6 они практически равны нулю. График функции p(x) изображен на рис. 3.  3.Понятие цифрового устройства Появление импульсных устройств создало материальную базу для разработки цифровых измерительных приборов, систем передачи цифровой информации, ЭВМ. Вся эта техника осуществляет операции над цифровыми сигналами. Такие сигналы принимают лишь два значения "0" или "1". Их называют состояниями. Число состояний m = 2. Физически состояния задаются определенным уровнем напряжения, например "0" – напряжением , "1" – напряжением . Сообщениями часто служат цифры. Совокупность цифр образуют алфавит L. Количество цифр от 0 до 9 определяют объем алфавита, т. е. L = 10. Передать десять цифр двумя состояниями нельзя. Поэтому каждой цифре ставят в соответствие не один, а несколько импульсов – n. Совокупность из n импульсов называют кодовой комбинацией. Импульсы в кодовой комбинации называют разрядами. Число разрядов – n называют длиной кодовой комбинации. Так как каждый разряд может принимать одно из двух состояний, то совокупность из n разрядов позволяет создать различных кодовых комбинаций. Если , то такой код может обеспечить передачу L цифр. Для L = 10 . В качестве примера можно поставить следующее соответствие цифр и кодовых комбинаций. 0 – 0000; 1 – 0001; 2 – 0010; 3 – 0011; 4 – 0100; 5 – 0101; 6 – 0110; 7 – 0111; 8 – 1000; 9 – 1001. В приведенном примере каждой цифре соответствует четырехразрядная кодовая комбинация. Появление единицы последовательно в каждом из разрядов соответствует цифрам 8; 4; 2; 1. Эти цифры называются весами разрядов, а рассмотренный код – кодом с весом 8-4-2-1. Каждому из разрядов кода могут быть присвоены и другие веса, например 4-2-2-1 или 2-4-2-1. Цифрам могут быть поставлены в соответствие другие кодовые комбинации, например код избытком три. Принцип формирования кодовых комбинаций может быть иным. Например, если каждая кодовая комбинация отличается от соседних состоянием только одного из разрядов, то получаем код Грея: 0 – 0000; 1 – 0001; 2 – 0011; 3 – 0010; 4 – 0110; 5 – 0111; 6 – 0101; 7 – 0100; 8 – 1100; 9 – 1101. Приведенные примеры показывают, что количество кодов велико. Наиболее широко применяется код 8-4-2-1. Любое число десятичной системы счисления N можно представить двоичным кодом в виде, где n – число двоичных разрядов; Ki – коэффициент, определяющий состояние i-го разряда: 0 или 1. Например, число 258 в двоичной системе имеет вид: Однако наиболее удобна двоично-десятичная система. В такой системе цифре каждого десятичного разряда соответствует кодовая комбинация кода 8-4-2-1. Например, число 258 в двоично-десятичной системе имеет вид: 0010 0101 1000. Формирование цифровой информации может быть различным. В ЭВМ информация вводится в виде цифр. В измерительных приборах измеряемая величина преобразуется, например, в уровень напряжения, который затем преобразуется в код, определяющий результат измерения числом. В системах связи непрерывный сигнал дискретизируется по времени, каждый дискретный отсчет квантуется по уровню, а затем уровень каждого дискретного отсчета преобразуется в код. Такое преобразование выполняется аналого-цифровыми преобразователями. Тема 2. Системы счисления План: 1. Системы счисления. 2. Смешанные системы счисления. 3. Код Грея. 1.Системы счисления Система счисления — это способ записи (представления) чисел. Что под этим подразумевается? Например, вы видите перед собой несколько деревьев. Ваша задача — их посчитать. Для этого можно — загибать пальцы, делать зарубки на камне (одно дерево — один палец\зарубка) или сопоставить 10 деревьям какой-нибудь предмет, например, камень, а единичному экземпляру — палочку и выкладывать их на землю по мере подсчета. В первом случае число представляется, как строка из загнутых пальцев или зарубок, во втором — композиция камней и палочек, где слева — камни, а справа — палочки Системы счисления подразделяются на позиционные и непозиционные, а позиционные, в свою очередь, — на однородные и смешанные. Непозиционная — самая древняя, в ней каждая цифра числа имеет величину, не зависящую от её позиции (разряда). То есть, если у вас 5 черточек — то число тоже равно 5, поскольку каждой черточке, независимо от её места в строке, соответствует всего 1 один предмет. Позиционная система — значение каждой цифры зависит от её позиции (разряда) в числе. Например, привычная для нас 10-я система счисления — позиционная. Рассмотрим число 453. Цифра 4 обозначает количество сотен и соответствует числу 400, 5 — кол-во десяток и аналогично значению 50, а 3 — единиц и значению 3. Как видим — чем больше разряд — тем значение выше. Итоговое число можно представить, как сумму 400+50+3=453. Однородная система — для всех разрядов (позиций) числа набор допустимых символов (цифр) одинаков. В качестве примера возьмем упоминавшуюся ранее 10-ю систему. При записи числа в однородной 10-й системе вы можете использовать в каждом разряде исключительно одну цифру от 0 до 9, таким образом, допускается число 450 (1-й разряд — 0, 2-й — 5, 3-й — 4), а 4F5 — нет, поскольку символ F не входит в набор цифр от 0 до 9. Смешанная система — в каждом разряде (позиции) числа набор допустимых символов (цифр) может отличаться от наборов других разрядов. Яркий пример — система измерения времени. В разряде секунд и минут возможно 60 различных символов (от «00» до «59»), в разряде часов – 24 разных символа (от «00» до «23»), в разряде суток – 365 и т. д. Непозиционные системы Как только люди научились считать — возникла потребность записи чисел. В начале все было просто — зарубка или черточка на какой-нибудь поверхности соответствовала одному предмету, например, одному фрукту. Так появилась первая система счисления — единичная. Единичная система счисления Число в этой системе счисления представляет собой строку из черточек (палочек), количество которых равно значению данного числа. Таким образом, урожай из 100 фиников будет равен числу, состоящему из 100 черточек. Но эта система обладает явными неудобствами — чем больше число — тем длиннее строка из палочек. Помимо этого, можно легко ошибиться при записи числа, добавив случайно лишнюю палочку или, наоборот, не дописав. Для удобства, люди стали группировать палочки по 3, 5, 10 штук. При этом, каждой группе соответствовал определенный знак или предмет. Изначально для подсчета использовались пальцы рук, поэтому первые знаки появились для групп из 5 и 10 штук (единиц). Все это позволило создать более удобные системы записи чисел. Древнеегипетская десятичная система В Древнем Египте использовались специальные символы (цифры) для обозначения чисел 1, 10, 102, 103, 104, 105, 106, 107. Вот некоторые из них: Почему она называется десятичной? Как писалось выше — люди стали группировать символы. В Египте — выбрали группировку по 10, оставив без изменений цифру “1”. В данном случае, число 10 называется основанием десятичной системы счисления, а каждый символ — представление числа 10 в какой-то степени. Числа в древнеегипетской системе счисления записывались, как комбинация этих символов, каждый из которых повторялся не более девяти раз. Итоговое значение равнялось сумме элементов числа. Стоит отметить, что такой способ получения значения свойственен каждой непозиционной системе счисления. Примером может служить число 345: Вавилонская шестидесятеричная система В отличии от египетской, в вавилонской системе использовалось всего 2 символа: “прямой” клин — для обозначения единиц и “лежачий” — для десятков. Чтобы определить значение числа необходимо изображение числа разбить на разряды справа налево. Новый разряд начинается с появления прямого клина после лежачего. В качестве примера возьмем число 32: Число 60 и все его степени так же обозначаются прямым клином, что и “1”. Поэтому вавилонская система счисления получила название шестидесятеричной. Все числа от 1 до 59 вавилоняне записывали в десятичной непозиционной системе, а большие значения — в позиционной с основанием 60. Число 92: Запись числа была неоднозначной, поскольку не существовало цифры обозначающей ноль. Представление числа 92 могло обозначать не только 92=60+32, но и, например, 3632=3600+32. Для определения абсолютного значения числа был введен специальный символ для обозначения пропущенного шестидесятеричного разряда, что соответствует появлению цифры 0 в записи десятичного числа: Теперь число 3632 следует записывать, как: Шестидесятеричная вавилонская система — первая система счисления, частично основанная на позиционном принципе. Данная система счисления используется и сегодня, например, при определении времени — час состоит из 60 минут, а минута из 60 секунд. Римская система Римская система не сильно отличается от египетской. В ней для обозначения чисел 1, 5, 10, 50, 100, 500 и 1000 используются заглавные латинские буквы I, V, X, L, C, D и M соответственно. Число в римской системе счисления — это набор стоящих подряд цифр. Методы определения значения числа: Значение числа равно сумме значений его цифр. Например, число 32 в римской системе счисления имеет вид XXXII=(X+X+X)+(I+I)=30+2=32 Если слева от большей цифры стоит меньшая, то значение равно разности между большей и меньшей цифрами. При этом, левая цифра может быть меньше правой максимум на один порядок: так, перед L(50) и С(100) из «младших» может стоять только X(10), перед D(500) и M(1000) — только C(100), перед V(5) — только I(1); число 444 в рассматриваемой системе счисления будет записано в виде CDXLIV = (D-C)+(L-X)+(V-I) = 400+40+4=444. Значение равно сумме значений групп и цифр, не подходящих под 1 и 2 пункты. Помимо цифирных, существуют и буквенные (алфавитные) системы счисления, вот некоторые из них: 1) Славянская 2) Греческая (ионийская) Позиционные системы счисления Как упоминалось выше — первые предпосылки к появлению позиционной системы возникли в древнем Вавилоне. В Индии система приняла форму позиционной десятичной нумерации с применением нуля, а у индусов эту систему чисел заимствовали арабы, от которых её переняли европейцы. По каким-то причинам, в Европе за этой системой закрепилось название “арабская”. Десятичная система счисления Это одна из самых распространенных систем счисления. Именно её мы используем, когда называем цену товара и произносим номер автобуса. В каждом разряде (позиции) может использоваться только одна цифра из диапазона от 0 до 9. Основанием системы является число 10. Для примера возьмем число 503. Если бы это число было записано в непозиционной системе, то его значение равнялось 5+0+3 = 8. Но у нас — позиционная система и значит каждую цифру числа необходимо умножить на основание системы, в данном случае число “10”, возведенное в степень, равную номеру разряда. Получается, значение равно 5*102 + 0*101 + 3*100 = 500+0+3 = 503. Чтобы избежать путаницы при одновременной работе с несколькими системами счисления основание указывается в качестве нижнего индекса. Таким образом, 503 = 50310. Помимо десятичной системы, отдельного внимания заслуживают 2-, 8-, 16-ая системы. Двоичная система счисления Эта система, в основном, используется в вычислительной технике. Почему не стали использовать привычную нам 10-ю? Первую вычислительную машину создал Блез Паскаль, использовавший в ней десятичную систему, которая оказалась неудобной в современных электронных машинах, поскольку требовалось производство устройств, способных работать в 10 состояниях, что увеличивало их цену и итоговые размеры машины. Этих недостатков лишены элементы, работающие в 2-ой системе. Тем не менее, рассматриваемая система была создана за долго до изобретения вычислительных машин и уходит “корнями” в цивилизацию Инков, где использовались кипу — сложные верёвочные сплетения и узелки. Двоичная позиционная система счисления имеет основание 2 и использует для записи числа 2 символа (цифры): 0 и 1. В каждом разряде допустима только одна цифра — либо 0, либо 1. Примером может служить число 101. Оно аналогично числу 5 в десятичной системе счисления. Для того, чтобы перевести из 2-й в 10-ю необходимо умножить каждую цифру двоичного числа на основание “2”, возведенное в степень, равную разряду. Таким образом, число 1012 = 1*22 + 0*21 + 1*20 = 4+0+1 = 510. Хорошо, для машин 2-я система счисления удобнее, но мы ведь часто видим, используем на компьютере числа в 10-й системе. Как же тогда машина определяет какую цифру вводит пользователь? Как переводит число из одной системы в другую, ведь в её распоряжении всего 2 символа — 0 и 1? Чтобы компьютер мог работать с двоичными числами (кодами), необходимо чтобы они где-то хранились. Для хранения каждой отдельной цифры применяется триггер, представляющий собой электронную схему. Он может находится в 2-х состояниях, одно из которых соответствует нулю, другое — единице. Для запоминания отдельного числа используется регистр — группа триггеров, число которых соответствует количеству разрядов в двоичном числе. А совокупность регистров — это оперативная память. Число, содержащееся в регистре — машинное слово. Арифметические и логические операции со словами осуществляет арифметико-логическое устройство (АЛУ). Для упрощения доступа к регистрам их нумеруют. Номер называется адресом регистра. Например, если необходимо сложить 2 числа — достаточно указать номера ячеек (регистров), в которых они находятся, а не сами числа. Адреса записываются в 8- и 16-ричной системах (о них будет рассказано ниже), поскольку переход от них к двоичной системе и обратно осуществляется достаточно просто. Для перевода из 2-й в 8-ю число необходимо разбить на группы по 3 разряда справа налево, а для перехода к 16-ой — по 4. Если в крайней левой группе цифр не достает разрядов, то они заполняются слева нулями, которые называются ведущими. В качестве примера возьмем число 1011002. В восьмеричной — это 101 100 = 548, а в шестнадцатеричной — 0010 1100 = 2С16. Отлично, но почему на экране мы видим десятичные числа и буквы? При нажатии на клавишу в компьютер передаётся определённая последовательность электрических импульсов, причём каждому символу соответствует своя последовательность электрических импульсов (нулей и единиц). Программа драйвер клавиатуры и экрана обращается к кодовой таблице символов (например, Unicode, позволяющая закодировать 65536 символов), определяет какому символу соответствует полученный код и отображает его на экране. Таким образом, тексты и числа хранятся в памяти компьютера в двоичном коде, а программным способом преобразуются в изображения на экране. Восьмеричная система счисления 8-я система счисления, как и двоичная, часто применяется в цифровой технике. Имеет основание 8 и использует для записи числа цифры от 0 до 7. Пример восьмеричного числа: 254. Для перевода в 10-ю систему необходимо каждый разряд исходного числа умножить на 8n, где n — это номер разряда. Получается, что 2548 = 2*82 + 5*81 + 4*80 = 128+40+4 = 17210. Шестнадцатеричная система счисления Шестнадцатеричная система широко используется в современных компьютерах, например при помощи неё указывается цвет: #FFFFFF — белый цвет. Рассматриваемая система имеет основание 16 и использует для записи числа: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B. C, D, E, F, где буквы равны 10, 11, 12, 13, 14, 15 соответственно. В качестве примера возьмем число 4F516. Для перевода в восьмеричную систему — сначала преобразуем шестнадцатеричное число в двоичное, а затем, разбив на группы по 3 разряда, в восьмеричное. Чтобы преобразовать число в 2-е необходимо каждую цифру представить в виде 4-х разрядного двоичного числа. 4F516 = (100 1111 101)2. Но в 1 и 3 группах не достает разряда, поэтому заполним каждый ведущими нулями: 0100 1111 0101. Теперь необходимо разделить полученное число на группы по 3 цифры справа налево: 0100 1111 0101 = 010 011 110 101. Переведем каждую двоичную группу в восьмеричную систему, умножив каждый разряд на 2n, где n — номер разряда: (0*22+1*21+0*20) (0*22+1*21+1*20) (1*22+1*21+0*20) (1*22+0*21+1*20) = 23658. Помимо рассмотренных позиционных систем счисления, существуют и другие, например: 1) Троичная 2) Четверичная 3) Двенадцатеричная Позиционные системы подразделяются на однородные и смешанные. Однородные позиционные системы счисления Определение, данное в начале статьи, достаточно полно описывает однородные системы, поэтому уточнение — излишне. 2.Смешанные системы счисления К уже приведенному определению можно добавить теорему: “если P=Qn (P,Q,n – целые положительные числа, при этом P и Q — основания), то запись любого числа в смешанной (P-Q)-ой системе счисления тождественно совпадает с записью этого же числа в системе счисления с основанием Q.” Опираясь на теорему, можно сформулировать правила перевода из P-й в Q-ю системы и наоборот: Для перевода из Q-й в P-ю, необходимо число в Q-й системе, разбить на группы по n цифр, начиная с правой цифры, и каждую группу заменить одной цифрой в P-й системе. Для перевода из P-й в Q-ю, необходимо каждую цифру числа в P-й системе перевести в Q-ю и заполнить недостающие разряды ведущими нулями, за исключением левого, так, чтобы каждое число в системе с основанием Q состояло из n цифр. Яркий пример — перевод из двоичной системы счисления в восьмеричную. Возьмем двоичное число 100111102, для перевода в восьмеричное — разобьем его справа налево на группы по 3 цифры: 010 011 110, теперь умножим каждый разряд на 2n, где n — номер разряда, 010 011 110 = (0*22+1*21+0*20) (0*22+1*21+1*20) (1*22+1*21+0*20) = 2368. Получается, что 100111102 = 2368. Для однозначности изображения двоично-восьмеричного числа его разбивают на тройки: 2368 = (10 011 110)2-8. Смешанными системами счисления также являются, например: 1) Факториальная 2) Фибоначчиева Перевод из одной системы счисления в другую Иногда требуется преобразовать число из одной системы счисления в другую, поэтому рассмотрим способы перевода между различными системами. Преобразование в десятичную систему счисления Имеется число a1a2a3 в системе счисления с основанием b. Для перевода в 10-ю систему необходимо каждый разряд числа умножить на bn, где n — номер разряда. Таким образом, (a1a2a3)b = (a1*b2 + a2*b1 + a3*b0)10. Пример: 1012 = 1*22 + 0*21 + 1*20 = 4+0+1 = 510 Преобразование из десятичной системы счисления в другие Целая часть: Последовательно делим целую часть десятичного числа на основание системы, в которую переводим, пока десятичное число не станет равно нулю. Полученные при делении остатки являются цифрами искомого числа. Число в новой системе записывают, начиная с последнего остатка. Дробная часть: Дробную часть десятичного числа умножаем на основание системы, в которую требуется перевести. Отделяем целую часть. Продолжаем умножать дробную часть на основание новой системы, пока она не станет равной 0. Число в новой системе составляют целые части результатов умножения в порядке, соответствующем их получению. Пример: переведем 1510 в восьмеричную: 15\8 = 1, остаток 7 1\8 = 0, остаток 1 Записав все остатки снизу вверх, получаем итоговое число 17. Следовательно, 1510 = 178. Преобразование из двоичной в восьмеричную и шестнадцатеричную системы Для перевода в восьмеричную — разбиваем двоичное число на группы по 3 цифры справа налево, а недостающие крайние разряды заполняем ведущими нулями. Далее преобразуем каждую группу, умножая последовательно разряды на 2n, где n — номер разряда. В качестве примера возьмем число 10012: 10012 = 001 001 = (0*22 + 0*21 + 1*20) (0*22 + 0*21 + 1*20) = (0+0+1) (0+0+1) = 118 Для перевода в шестнадцатеричную — разбиваем двоичное число на группы по 4 цифры справа налево, затем — аналогично преобразованию из 2-й в 8-ю. Преобразование из восьмеричной и шестнадцатеричной систем в двоичную Перевод из восьмеричной в двоичную — преобразуем каждый разряд восьмеричного числа в двоичное 3-х разрядное число делением на 2 (более подробно о делении см. выше пункт “Преобразование из десятичной системы счисления в другие”), недостающие крайние разряды заполним ведущими нулями. Для примера рассмотрим число 458: 45 = (100) (101) = 1001012 Перевод из 16-ой в 2-ю — преобразуем каждый разряд шестнадцатеричного числа в двоичное 4-х разрядное число делением на 2, недостающие крайние разряды заполняем ведущими нулями. Преобразование дробной части любой системы счисления в десятичную Преобразование осуществляется также, как и для целых частей, за исключением того, что цифры числа умножаются на основание в степени “-n”, где n начинается от 1. Пример: 101,0112 = (1*22 + 0*21 + 1*20), (0*2-1 + 1*2-2 + 1*2-3) = (5), (0 + 0,25 + 0,125) = 5,37510 Преобразование дробной части двоичной системы в 8- и 16-ую Перевод дробной части осуществляется также, как и для целых частей числа, за тем лишь исключением, что разбивка на группы по 3 и 4 цифры идёт вправо от десятичной запятой, недостающие разряды дополняются нулями справа. Пример: 1001,012 = 001 001, 010 = (0*22 + 0*21 + 1*20) (0*22 + 0*21 + 1*20), (0*22 + 1*21 + 0*20) = (0+0+1) (0+0+1), (0+2+0) = 11,28 Преобразование дробной части десятичной системы в любую другую Для перевода дробной части числа в другие системы счисления нужно обратить целую часть в ноль и начать умножение получившегося числа на основание системы, в которую нужно перевести. Если в результате умножения будут снова появляться целые части, их нужно повторно обращать в ноль, предварительно запомнив (записав) значение получившейся целой части. Операция заканчивается, когда дробная часть полностью обратится в нуль. Для примера переведем 10,62510 в двоичную систему: 0,625*2 = 1,25 0,250*2 = 0,5 0,5*2 = 1,0 Записав все остатки сверху вниз, получаем 10,62510 = (1010), (101) = 1010,1012 3.Код Грея Код Грея — система счисления, в которой два соседних значения различаются только в одном разряде. Наиболее часто на практике применяется рефлексивный двоичный код Грея, хотя в общем случае существует бесконечное множество кодов Грея для систем счисления с любым основанием. В большинстве случаев, под термином «код Грея» понимают именно рефлексивный бинарный код Грея. Изначально предназначался для защиты от ложного срабатывания электромеханических переключателей. Сегодня коды Грея широко используются для упрощения выявления и исправления ошибок в системах связи, а также в формировании сигналов обратной связи в системах управления. Название Название рефлексный (отражённый) двоичный код происходит от факта, что вторая половина значений в коде Грея эквивалентна первой половине, только в обратном порядке, за исключением старшего бита, который просто инвертируется. Если же разделить каждую половину ещё раз пополам, свойство будет сохраняться для каждой из половин половины и т. д. Код получил имя исследователя лабораторий Bell Labs Фрэнка Грея. Он запатентовал и использовал этот код в своей импульсной системе связи (патент № 2632058). Тема 3. Логические элементы и схемы План: 1. Понятие логической функции 2. Алгебра логики Буля 3. Минимизация логических схем 1. Понятие логической функции Логическая функция - это функция, которая устанавливает соответствие между одним или несколькими высказываниями, которые называются аргументами функции, и высказыванием которое называется значением функции. Это определение почти не отличается от определения числовой функции. Разница лишь та, что аргументом и значением числовой функции являются числа, а аргументом логической функции - высказывания. Как можно составить логическую функцию? Очень просто. Приведем пример: Пусть дано высказывание А. Оно может быть либо истинно, либо ложно. Определим высказывание В следующим образом: пусть В истинно, когда А ложно, и ложно когда А истинно. Мы только что установили соответствие между высказыванием А и высказыванием В. Другими словами мы составили логическую функцию, аргументом которой является высказывание А и результатом высказывание В. Функция, определённая таким образом, называется отрицанием и записывается так: ¬A . Читается так: не А. Определим логические функции: 1. Инверсия (отрицание) — это логическое не. Говорят, что имея суждение А, можно образовать новое суждение, которое читается как «не А» или «неверно, что А». Для обозначения отрицания суждения употребляется символ ¬или – над переменной. Запись ¬А читается как «не А».  А ¬A 1 1 1 2. Коньюкция - это логическое умножение. Обозначение: А & В ( АВ, А ∧ В ) . Читается так “ А и В “.  А B А ∧ В 1 1 1 1 1 3. Дизьюкция - это логическое сложение. Обозначение: А ∨ В , ( А + В ). Читается так: “ А или В ”.  А B А ∨ В 1 1 1 1 1 1 1 4. Эквиваленция - это функция тождества. Она обозначается символами = , ~ , или <=>. Выбираем обозначение  А = В. («тогда и только тогда»). Запись А = В читается как «А эквивалентно В».  А B А = В 1 1 1 1 1 1 5. Импликация - это логическое следование. Импликация двух высказываний А и В соответствует союзу «ЕСЛИ…ТО». Она обозначается символом →. Читается как «из А следует В». Обозначение: A→B.  А B A→B 1 1 1 1 1 1 1 2. Алгебра логики Буля Алгебра – это раздел математики, предназначенный для описания действий над переменными величинами, которые принято обозначать строчными буквами латинского алфавита – а, b, x, y и т.д. Действия над переменными величинами записываются в виде математических выражений. Термин «логика» происходит от древнегреческого “logos”, означающего «слово, мысль, понятие, рассуждение, закон». Алгеброй логики называется аппарат, который позволяет выполнять действия над высказываниями. Алгебру логику называют также алгеброй Буля, или булевой алгеброй, по имени английского математика Джорджа Буля, разработавшего в XIX веке ее основные положения. В булевой алгебре высказывания принято обозначать прописными латинскими буквами: A, B, X, Y. В алгебре Буля введены три основные логические операции с высказываниями? Сложение, умножение, отрицание. Определены аксиомы (законы) алгебры логики для выполнения этих операций. Действия, которые производятся над высказываниями, записываются в виде логических выражений. Логические выражения могут быть простыми и сложными. Простое логическое выражение состоит из одного высказывания и не содержит логические операции. В простом логическом выражении возможно только два результата — либо «истина», либо «ложь». Сложное логическое выражение содержит высказывания, объединенные логическими операциями. По аналогии с понятием функции в алгебре сложное логическое выражение содержит аргументы, которыми являются высказывания. В качестве основных логических операций в сложных логических выражениях используются следующие: • НЕ (логическое отрицание, инверсия); • ИЛИ (логическое сложение, дизъюнкция); • И (логическое умножение, конъюнкция). Логическое отрицание является одноместной операцией, так как в ней участвует одно высказывание. Логическое сложение и умножение — двуместные операции, в них участвует два выска¬зывания. Существуют и другие операции, например операции следования и эквивалентности, правило работы которых можно вывести на основании основных операций. Все операции алгебры логики определяются таблицами истинности значений. Таблица истинности определяет результат выполнения операции для всех возможных логических значений исходных высказываний. Количество вариантов, отражающих результат применения операций, будет зависеть от количества высказываний в логическом выражении, например: таблица истинности одноместной логической операции состоит из двух строк: два различных значения аргумента — «истина» (1) и «ложь» (0) и два соответствующих им значения функции; в таблице истинности двуместной логической операции — четыре строки: 4 различных сочетания значений аргументов — 00, 01, 10 и 11 и 4 соответствующих им значения функции; если число высказываний в логическом выражении N, то таблица истинности будет содержать 2N строк, так как существует 2N различных комбинаций возможных значений аргументов. 3. Минимизация логических схем Минтерм - это полное произведение всех входных переменных, соответствующее одной строке таблицы истинности, в которой значение выходной переменной (значение функции) равно логической 1. Переменная входит в минтерм с инверсией, если ее значение в данной строке таблицы равно 0, и без инверсии, если ее значение в данной строке таблицы равно 1. Каноническая сумма минтермов - это логическая сумма всех минтермов, которая представляет собой максимальное логическое выражение, соответствующее таблице истинности.Она составляется в следующей последовательности: 1. В заданной таблице истинности подсчитывается  - количество строк таблицы, в которой значение функции равно 1. 2. Затем записывается логическая сумма  полных произведений. 3. Далее в каждом произведении расставляются инверсии над переменными в соответствии с их значением в строке таблицы. Для примера, представленного на рис. 1.6, каноническая сумма минтермов будет выглядеть так: ( 2.1) Из сравнения (1.1) и (2.1) видно, что одной и той же таблице истинности (рис. 1.6,б) соответствуют два разных логических выражения, причем (1.1) записывается более компактно, но возможности минимизации для него еще есть. Следовательно, есть возможность минимизировать и логическую схему, представленную на рис. 1.6, a. Минимизация логических выражений может осуществляться с помощью различных методов на основе правил булевой алгебры, в частности, диаграммы Вейча, диаграммы Венна и табличным методом, но наиболее простым и наглядным является графическийспособ минимизации с помощью карт Карно, опубликованный в 1953 г. Морисом Карно. 1.1.1.1 Минимизация с помощью карт Карно Карта Карно - графическое представление таблицы истинности. Каждой клетке карты Карно соответствует строка таблицы истинности. По осям карты расставляются сочетания переменных, а внутри карты - значения функции. Назначение карты Карно - найти логические суммы прямого и инверсного значения переменных. Для любой переменной, например, , такая сумма равна  при любом значении : при  это будет , при это . Поэтому при вынесении за скобки в выражении: - сумму  можно отбросить, при этом результат выражения не изменится. В этом и заключается минимизация логических выражений с помощью карт Карно. Для достижения поставленной цели минимизации нужно соблюдать правила разметки осей карты: 1. Вертикальная ось размечается независимо от горизонтальной. 2. Начинать разметку можно с любого сочетания переменных. 3. Все сочетания переменных должны быть перечислены. 4. Для соседних клеток карты сочетание переменных должно отличаться не более чем одним знаком, причем соседними являются крайние клетки строки (столбца). Для функции двух переменных карта Карно - это квадрат 2x2 клетки. В этих клетках размещаются 4 значения функции из последнего столбца таблицы истинности (рис. 2.2). Рис. 2.2. Таблица истинности (а) и карта Карно (б) для функции 2 переменных. Для функции трех переменных карта Карно - это прямоугольник 2x4 или 4x2 клетки. В этих клетках размещаются 8 значений функции из последнего столбца таблицы истинности (рис. 2.3). При разметке большей из осей нужно четко придерживаться последнего, четвертого правила разметки и следить за тем, чтобы соседними не оказались сочетания  и , либо  и , в которых одновременно меняются обе переменные. Для функции четырех переменных карта Карно - это квадрат 4x4 клетки. В этих клетках размещаются 16 значений функции из последнего столбца таблицы истинности (рис. 2.4). При разметке обеих осей нужно также четко придерживаться последнего,четвертого правила разметки и следить за тем, чтобы по одной оси соседними не оказались сочетания  и , либо  и , в которых одновременно меняются обе переменные. Для функции пяти переменных карта Карно представляет собой уже объемную фигуру - куб 4x4x4 клетки, поэтому для минимизации логических выражений она не применяется. Рис. 2.3. Таблица истинности (а) и примеры заполнения карты Карно (б, в, г, д) для логической функции 3 переменных. Рис. 2.4. Таблица истинности (а) и примеры заполнения карты Карно (б, в) для логической функции 4 переменных. В конкретных случаях вместо значений функций в общем виде в клетки карты проставляются конкретные значения (логические 0 и 1) из соответствующих строк таблицы истинности. Затем рассматриваются только те клетки, которые заполнены единицами. Все эти единицы должны быть обведены контурами по следующим правилам составления контуров: 1. Контуры должны быть прямоугольными и содержать количество единиц, равное , где  - целое число. Таким образом, в контуре может быть либо одна, либо две, либо четыре, либо восемь единиц. 2. Количество единиц в контуре должно быть максимальным, при этом контуры могут пересекаться между собой. Нужно учитывать, что крайние строки являются соседними и крайние столбцы также являются соседними, поэтому контуры могут быть "разорванными". 3. Количество контуров должно быть минимальным, но все единицы должны быть охвачены контурами. Нельзя забывать об отдельно стоящих единицах. Каждая такая единица - это контур, которому соответствует полное логическое произведение всех переменных. После обведения контуров нужно записать минимальное выражение как логическую сумму логических произведений. Каждому произведению соответствует один контур карты Карно. В произведение входят только те переменные, которые остаются в данном контуре неизменными.При этом переменная входит в произведение с инверсией, если ее значение в данном контуре равно 0, и без инверсии, если ее значение равно 1. Пример 1. Написать минимальное выражение для таблицы истинности, представленной на рис. 2.5,а и нарисовать по нему логическую схему. При одном варианте разметки осей (рис. 2.5,б) первый контур, состоящий из четырех единиц, получается разорванным. Если же принять разметку, показанную на рис. 2.5,в, то контур будет иметь нормальные очертания, а выражение, ему соответствующее, останется без изменений. Учитывая, что при данном горизонтальном начертании карты Карно крайние столбцы являются соседними, ее можно представить себе как цилиндр, развернутый на плоскости. На рис. 2.5,б представлена развертка такого цилиндра, "разрезанная" между комбинациями , равными  и . А на рис. 2.5,в представлена развертка этого же цилиндра, "разрезанная" между произведениями , равными  и . Первый контур охватывает четыре единицы, ему соответствует сумма минтермов: , в которой не изменяется только переменная . Второй контур охватывает две единицы. Ему соответствует сумма минтермов, в которой переменная  принимает оба возможных значения, а произведение  остается неизменным. Таким образом, получаем минимальное выражение: ( 2.2) Ему соответствует логическая схема на рис. 2.5,г. Рис. 2.5. Минимизация функции трех переменных Для сравнения запишем максимальное выражение: ( 2.3) Разница между (2.2) и (2.3) очевидна и в комментариях не нуждается, за исключением того, что схема, реализованная по (2.3), будет на порядок сложнее и, соответственно, менее надежна, чем схема, показанная на рис. 2.5,г. Пример 2. Написать минимальное выражение для таблицы истинности, представленной на рис. 2.6,а, и нарисовать по нему логическую схему. Рис. 2.6. Минимизация функции четырех переменных При первоначально выбранной разметке осей (рис. 2.6,б) первый контур, состоящий из четырех единиц с номерами 1.1, 1.2, 1.3 и 1.4, расположенных по углам карты, получается разорванным. Если же принять разметку, показанную на рис. 2.7, то контур будет иметь очертания квадрата, а выражение, ему соответствующее, останется без изменений. Учитывая, что крайние столбцы являются соседними и крайние строки являются соседними, карту Карно для функции четырех переменных можно представить себе как торроид, развернутый на плоскости. Проще представить себе обратный процесс получения торроида из плоской фигуры - квадрата. Для этого надо сначала соединить мысленно крайние строки - получим цилиндр. После этого основания цилиндров надо мысленно соединить. Получится торроид. На рис. 2.6,б представлена развертка такого торроида, "разрезанная" между комбинациями , равными  и  и между сочетаниями , равными  и . А на рис. 2.7 представлена развертка этого же торроида, "разрезанная" между комбинациями , равными  и  и между произведениями , равными  и . После анализа контуров получим минимальное выражение . Соответствующая ему схема приведена на рис. 2.8. Рис. 2.7. К минимизации логической функции четырех переменных Рис. 2.8. Логическая схема для минимизированного логического выражения Тема 4. Триггеры План: 1. Принцип работы триггеров 2. Классификация триггеров 3. Область применения 1. Принцип действия RS-триггер называется так из-за имен его входов: R – reset (сбросить) и S– set(установить). Он оснащен двумя входами, как говорилось, и двумя выходами: Q– прямой выход; и  – инверсный.  Асинхронный RS-триггер можно реализовать на логических элементах двумя схемами (синий провод – «0», красный – «1»): Рисунок 1 – Схема асинхронного RS-триггера на логических «2ИЛИ-НЕ» элементах Первая схема реализована на двух логических ИЛИ-НЕ, по рисунку 1 рассмотрим принцип работы приведенного RS-триггера. В нулевой момент времени, когда ни на один вход (R и S) не подана логическая единица, прямой выход Q=0, соответственно, инверсный =1. Если на вход S подать напряжение, уровень которого будет соответствовать единице, то выходQ скачкообразно изменит свое значение на 1, а  на 0. Это произойдет запись информации. Если убрать единицу с “Set”, тогда выходы не изменят свое состояние, останутся такими, какими были – проявление свойства памяти. При подаче положительного сигнала на вход сброса, то есть R=1, инверсный выход резко станет равен 1, а прямой Q – 0. В работе RS-триггера естьнедостаток: существует запрещенная комбинация. Нельзя одновременно подавать единичные сигналы на оба входа, нормальная работа триггера в этом случае невозможна. Рисунок 2 - Схема асинхронного RS-триггера на логических «2И-НЕ» элементах             Вторая схема воплощена с помощью двух логических элементов И-НЕ. Разница между ними заключается в том, что управление в прошлой схеме осуществлялось положительным сигналом (единицей), а в текущей активный уровень  – ноль. Работают обе собранные схемы идентично, поэтому описание принципа действия вторая схема не требует.             Работу выше описанных устройств также иллюстрирует временная диаграмма: Рисунок 3 – Временная диаграмма RS-триггера             По выше приведенному описанию работы триггера составим таблицу истинности («*» - невозможное состояние):             На схемах RS-триггер показывается как отдельное устройство, а не совокупность логических элементов, потому он имеет свое условное обозначение: Рисунок 4 – Графическое обозначение асинхронного RS-триггера  Синхронный RS-триггер запоминает значения поданные на S или R вход, только при наличии единицы на С (Clock) сигнале – синхронизирующий или тактовый. Он позволяет избежать переходных процессов в схемах, а если быть точнее, переходных состязаний, когда один сигнал на вход может поступить раньше другого, и схема будет работать неправильно. Именно для этого предусмотрен синхронизирующий сигнал, который позволяет «включать» триггер в нужный нам момент времени. Принцип действия синхронного RS-триггера легко понять по размещенному выше рисунку. Пока на вход С не подана единица, из-за наличия логических блоков ИЛИ, записываться сигналы с S или R входов не будут. При наличии 1 на входе С, работа синхронного триггера от асинхронного ничем не отличается. Составим таблицу истинности, где «крестиком» показывается невозможность записи сигнала, а «*» - запрещенная комбинация: Графическое представление синхронного RS-триггера:   Классификация Триггеры подразделяются на две большие группы — динамические и статические. Названы они так по способу представления выходной информации. Динамический триггер представляет собой управляемый генератор, одно из состояний которого (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты, а другое (нулевое) — отсутствием выходных импульсов. Смена состояний производится внешними импульсами (рис. 3). Динамические триггеры в настоящее время используются редко. К статическим триггерам относят устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (выходными потенциалами): высоким — близким к напряжению питания и низким — около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными. Статические (потенциальные) триггеры, в свою очередь, подразделяются на две неравные по практическому значению группы — симметричные и несимметричные триггеры. Оба класса реализуются на двухкаскадном двухинверторном усилителе с положительной обратной связью, а названием своим они обязаны способам организации внутренних электрических связей между элементами схемы. Симметричные триггеры отличает симметрия схемы и по структуре, и по параметрам элементов обоих плеч. Для несимметричных триггеров характерна неидентичность параметров элементов отдельных каскадов, а также и связей между ними. Симметричные статические триггеры составляют основную массу триггеров, используемых в современной радиоэлектронной аппаратуре. Схемы симметричных триггеров в простейшей реализации (2х2ИЛИНЕ) показаны на рис. 4. Основной и наиболее общий классификационный признак — функциональный — позволяет систематизировать статические симметричные триггеры по способу организации логических связей между входами и выходами триггера в определённые дискретные моменты времени до и после появления входных сигналов. По этой классификации триггеры характеризуются числом логических входов и их функциональным назначением (рис. 5). Вторая классификационная схема, независимая от функциональной, характеризует триггеры по способу ввода информации и оценивает их по времени обновления выходной информации относительно момента смены информации на входах (рис. 6). Каждая из систем классификации характеризует триггеры по разным показателям и поэтому дополняет одна другую. К примеру, триггеры RS-типа могут быть в синхронном и асинхронном исполнении. Асинхронный триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер. Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим и с динамическим управлением по входу синхронизации С. Триггеры со статическим управлением воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход). Триггеры с динамическим управлением воспринимают информационные сигналы при изменении (перепаде) сигнала на входе С от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход). Также встречается название «триггер управляемый фронтом». Одноступенчатые триггеры (latch, защёлки) состоят из одной ступени представляющей собой элемент памяти и схему управления, бывают, как правило, со статическим управлением. Одноступенчатые триггеры с динамическим управлением применяются в первой ступени двухступенчатых триггеров с динамическим управлением. Одноступенчатый триггер на УГО обозначают одной буквой - Т. Двухступенчатые триггеры (flip-flop, шлёпающие) делятся на триггеры со статическим управлением и триггеры с динамическим управлением. При одном уровне сигнала на входе С информация, в соответствии с логикой работы триггера, записывается в первую ступень (вторая ступень заблокирована для записи). При другом уровне этого сигнала происходит копирование состояния первой ступени во вторую (первая ступень заблокирована для записи), выходной сигнал появляется в этот момент времени с задержкой равной задержке срабатывания ступени. Обычно двухступенчатые триггеры применяются в схемах, где логические функции входов триггера зависят от его выходов, во избежание временных гонок. Двухступенчатый триггер на УГО обозначают двумя буквами - ТТ. Триггеры со сложной логикой бывают также одно- и двухступенчатые. В этих триггерах наряду с синхронными сигналами присутствуют и асинхронные. Такой триггер изображён на рис. 1, верхний (S) и нижний (R) входные сигналы являются асинхронными. Триггерные схемы классифицируют также по следующим признакам: числу целочисленных устойчивых состояний (основанию системы счисления) (обычно устойчивых состояний два, реже — больше, см. двоичный триггер, троичный триггер, четверичный триггер, …, десятичный триггер, …, n-ичный триггер, …); числу уровней — два уровня (высокий, низкий) в двухуровневых элементах, три уровня (положительный, ноль, отрицательный) в трёхуровневых элементах, …, N-уровней в N-уровневых элементах, … ; по способу реакции на помехи — прозрачные и непрозрачные. Непрозрачные, в свою очередь, делятся на проницаемые и непроницаемые. по составу логических элементов (триггеры на элементах И-НЕ, ИЛИ-НЕ и др.). 2. Классификация триггеров. Они классифицируются на несколько типов в зависимости от принципа их работы и целевого назначения. Имеется классификация по способу управления и по способу организации логических связей. По способу управления триггеры подразделяются на два класса: синхронизируемые и несинхронизируемые (асинхронные). Синхронизируемые триггеры снабжаются вспомогательными входами синхронизации, которые разрешают переключение триггеров при наличии на этом входе соответствующего сигнала. По способу организации логических связей триггеры классифицируются на следующие типы: RS – с раздельной установкой состояний «1» и «0»; T – со счетным входом, когда каждый входной сигнал переключает триггер; D – с приемом информации по одному входу; JK (универсальный) – совмещает в себе свойства D, RS и T триггеров. Основные обозначения. Выходы триггера имеет обозначения Q без инверсии (прямой выход) и с инверсией (инверсный выход). Триггеры имеет различные типы входов и они имеют такие обозначения: R (от англ. Reset) – раздельный вход установки в состояние нуля (0); S (от англ Set) – раздельный вход установки в состояние 1; K – вход установки универсального триггера в состояние 0; J – вход установки универсального триггера в состояние 1; T – счетный вход, когда триггер переключается от каждого сигнала; D (от англ. Delay) – информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе; C – управляющий (синхронизирующий) вход. Асинхронные триггеры. Они имеют названия RS-триггеров и могут быть построены на элементах И-НЕ (Рис 3) и на элементах ИЛИ-НЕ (Рис 2). D–триггер. Синхронный триггер с одним информационным входом получил название D – триггера (Рис 5). Рассмотрим логические структуры двух двухступенчатых триггеров: RS - (Рис 7) и JK-триггеров (Рис 8), а их УГО показаны на рис 9. 3. Область применения Область применения триггеров достаточно широка. Например, при репликации сведением триггеры используются для отслеживания всех выполняемых в таблице изменений. Триггеры собирают информацию о производимых изменениях и сохраняют ее в системных таблицах поддержки репликации. Триггеры также позволяют создать сложное значение по умолчанию, вычисляя его с помощью других столбцов и функций Transact-SQL. Другим примером полезности триггеров является обеспечение нестандартной целостности ссылок, поддержание которой обычными средствами SQL Server невозможно. Триггеры часто используются для выполнения каскадных изменений в нескольких связанных таблицах. Например, в таблице titles базы данных pubs можно определить триггер DELETE, который будет удалять связанные строки в таблицах titleauthor, sales и roysched. Из этих таблиц будут удалены все строки, в которых значения столбца title_id совпадает со значением аналогичного столбца в удаляемой строке таблицы titles. Область применения триггеров не ограничивается какими-то строго очерченными рамками. Вы можете свободно применять триггеры по своему усмотрению, исходя из требований к удобству и производительности выполняемых действий. Для эффективного применения триггеров необходимо четкое понимание принципов их действия, о чем и будет рассказано в следующих разделах этого урока. Не следует применять триггеры для выполнения простых проверок, которые могут быть произведены с помощью правил или ограничений целостности. Кроме того, следует избегать использования триггеров, если те же действия могут быть реализованы с помощью хранимой процедуры или обычного пакета команд Transact-SQL. Использование триггеров нежелательно еще и по той причине, что они удерживают блокировку до завершения триггера, запрещая обращение к ресурсу других пользователей. Тема 5. Комбинационные цифровые схемы План: 1. Комбинационные устройства. 2. Счетчики импульсов. 3. Синхронные счетчики с асинхронным переносом. 1. Комбинационные устройства Устройства, оперирующие с двоичной (дискретной) информацией, подразделяются на два класса: комбинационные и последовательностные. Комбинационные устройства (КУ) характеризуются отсутствием памяти. Сигналы на их выходах в любой момент времени однозначно определяются сочетанием сигналов на входах и не зависят от предыдущих сигналов. Схемными признаками таких устройств является отсутствие цепей обратной связи с выхода на вход. К КУ относятся сумматоры, дешифраторы, шифраторы, преобразователи кодов, мультиплексоры, демультиплексоры, схемы сравнения кодов и т.д. Сумматоры. Сумматоры представляют собой функциональные цифровые устройства, выполняющие операцию сложения чисел. В цифровой технике суммирование осуществляется в двоичном или, реже, в двоично-десятичном коде. По характеру действия сумматоры подразделяются на комбинационные и накопительные. В свою очередь, каждый из сумматоров, оперирующий с многоразрядными числами, в зависимости от способа их сложения может быть отнесен к последовательному или параллельному типу. Сумматор имеет n входов разрядов слагаемого А, n входов разрядов слагаемого В и вход переноса cr (carry - перенос). Выходами сумматора являются n выходов разрядов суммы S и выход переноса (переполнения) CR. Сумматор характеризуется четырьмя значениями задержки распространения: TCrs - от подачи входного переноса до установления всех выходов суммы. При постоянном уровне на всех входах слагаемых (а и b); TAs - от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса (выходной CR не учитывается); TcrCR - от подачи входного переноса до установления выходного CR при постоянном уровне на входах слагаемых; Tacr - от подачи всех слагаемых до установления выходного переноса CR при постоянном уровне на входах слагаемых. Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Примером сумматора может быть микросхема серии К155ИМ2. Шифраторы. Шифратором называется комбинационное устройство, преобразующее унитарный код, подаваемый на входные шины, в соответствующий код на выходах. Задача шифратора сформировать код. На ввод шифратора могут подаваться различные сигналы: логический "0" через контакты кнопок клавиатуры управления или сигналы с других устройств, но во всех случаях в шифраторе происходит преобразование одного сигнала в n-разрядный код. На рисунке представлена схема шифратора на диодах. На следующей схеме (рисунок) если нажать на несколько кнопок сразу, а затем отпустить, то на выходе шифратора будет код последней отпущенной кнопки. Если ни одна кнопка не нажата, то на выходах 1-2-4-G МС 1 устанавливается сигнал с уровнем логической единицы. При нажатии на одну из кнопок на выходе 1-2-4 появляется сигнал инверсного кода, соответствующий номеру нажатой кнопки, а на G-“0”. При отпускании кнопки здесь (на G) будет 1 и поэтому сигнал ДД2 запишет на выход код этой кнопки. Рассмотрим подробнее структуру МС шифратора. Классический шифратор имеет m входов и n выходов, и при подаче сигналов на один из входов (обязательно на один и не более) на выходе узла появляется двоичный код номера возбужденного выхода. Число входов и выходов такого шифратора связано соотношением m=2n. Для построения шифратора можно использовать схемы ИЛИ - по одной на каждый выход. При этом схема разбивается на nпростых фрагментов. К входу элементов ИЛИ каждого выходного разряда должны быть подключены те входы шифратора, в двоичном представлении номера которых есть единица в данном разряде. Так, к ИЛИ младшего разряда формируемого выходного кода должны быть подключены все нечетные входы, поскольку у всех нечетных номеров и только у них в младшем разряде содержится единица. Функциональная схема такого шифратора представлена на рисунке. Эту схему можно преобразовать по формулам де Моргана. В новом варианте вместо схемы ИЛИ будут И-НЕ. Совместно с шифратором в состав кодирующих узлов может входить схема выделения старше единицы. Эта схема преобразует m-разрядное слово следующим образом: все старшие нули и самая старшая единица входного кода пропускается на вход без изменения; все разряды более младшие, чем старшая единица, заменяются нулями. На схеме на входы а0, а1, а2и поступает преобразуемое слово (а0 - младший разряд, а2 - старший разряд), на вход EI (от enable in) - входной сигнал разрешения. При EI=1 схема работает следующим образом: любое число старших нулей порождает на выходах своих разрядов единицы и никак не влияет на работу элементов И-НЕ более младших разрядов. Любая самая старшая единица порождает на соответственном выходе нуль (активный низкий уровень выхода) и запирает все более младшие элементы И-НЕ, устанавливая на их выходах не активный высокий уровень. При этом низкий уровень появляется и на выходе EO (от enable out) - выходе разрешения. Если разрядность обрабатываемого слова (число входных сигналов) превышает разрядность схемы, то слово разбивается на группы и выход EO более старшей группы подается на вход EI более младшей. При таком включении единица, поступившая на любой вход любой группы, запрет не только все более младшие разряды своей группы, но по цепи EO-EI и все более младшие группы. На выходах всей схемы останется только самая старшая единица входного слова, представленная активным низким уровнем. Если к выходу схемы выделение старше единицы подключить шифратор, то в сумме получится функциональный узел приоритетного шифратора (priority encoder), формирующий в двоичном коде номе самой старшей единицы из всех, присутствующих во входном слове. С выходами рассмотренной схемы хорошо стыкуются входы шифратора, двойственного по отношению к рассмотренному ранее (то есть на элемент И-НЕ): инверсным выходом одной схемы (битовое деление старше единицы) будут соответствовать инверсные входы другой, и весь приоритетный шифратор будет построен на технологичных элементах без лишних инверторов. Если во входном слове присутствует только одна единица, то приоритетный шифратор будет выполнять функцию обычного шифратора. Поэтому МС обычных шифраторов не встречаются почти ни в одной серии, а приоритетные шифраторы - в составе многих серий. Упрошенная структура МС155ИВ1 представлено на рисунке. ВХОД ВЫХОД E1 a0 a1 a2 a3 a4 a5 a6 a7 GS A0 A1 A2 EO B X X X X X X X X B B B B B H B B B B B B B B B B B B H H X X X X X X X H H H H H B H 2. Счетчики импульсов Счетчики импульсов являются неотъемлемыми узлами микропроцессоров, микрокалькуляторов, электронных часов, таймеров, частотомеров и многих других устройств цифровой техники. Основу их составляют триггеры со счетным входом. По логике действия и функциональному назначению счетчики импульсов подразделяют на цифровые счетчики и счетчики-делители. Первые обычно называют просто счетчиками, а вторые - делителями. Простейшим одноразрядным счетчиком импульсов является JK-триггер или D-триггер, работающий в счетном режиме. Он считает входные импульсы по модулю 2 - каждый импульс переключает триггер в противоположное состояние. Один триггер считает до одного, два последовательно соединенных триггера считают до трех, n триггеров - до 2n-1 импульсов. Результат счета формируется в заданном коде, который может храниться в памяти счетчика или быть считанным другим устройством цифровой техники - дешифратором. На рис. 39, а приведена схема трехразрядного двоичного счетчика импульсов. Смонтируйте его на макетной панели и к прямым выходам триггеров подключите светодиодные (или транзисторные - с лампой накаливания) индикаторы, как это делали ранее. Подайте на вход счетчика от испытательного генератора серию импульсов с частотой следования 1...2 Гц и по световым сигналам индикаторов постройте графики работы cчетчика. Если в начальный момент все триггеры счетчика находились в нулевом состоянии (можно установить кнопочным выключателем SB1 "Уст. О", подавая на R-входы триггеров напряжение низкого уровня), то по спаду первого импульса (рис. 39, 6) триггер DD1 переключится в единичное состояние - на его прямом выходе появится высокий уровень напряжения (рис. 39, в). Второй импульс переключит триггер DD1 в нулевое состояние, а триггер DD2 - в единичное (рис. 39, г). По спаду третьего импульса триггеры DD1 и DD2 окажутся в единичном состоянии, а триггер DD3 все еще будет в нулевом. Четвертый импульс переключит первые два триггера в нулевое состояние, а третий - в единичное (рис. 39, д). Восьмой импульс переключит все триггеры в нулевое состояние, начнется следующий цикл работы счетчика импульсов... Рис. 39. Трехразрядный двоичный счетчик импульсов Изучая графики, нетрудно заметить, что каждый старший разряд счетчика отличается от младшего удвоенным числом импульсов счета. Так, период импульсов на выходе первого триггера в 2 раза больше периода входных импульсов, на выходе второго триггера - в 4 раза, на выходе третьего триггера - в 8 раз. Говоря языком цифровой техники, такой, счетчик работает в весовом коде 1-2-4. Здесь под термином "вес" имеется в виду объем информации, принятой счетчиком после установки его триггеров в единичное состояние. В устройствах и приборах цифровой техники наибольшее распространение получили четырехразрядные счетчики импульсов, работающие в весовом коде 1-2-4-8. Счетчики-делители, или, как мы уже говорили, просто делители, считают входные импульсы до некоторого задаваемого коэффициентом счета состояния, а затем формируют сигнал сброса триггеров в нулевое состояние, вновь начинают счет входных импульсов до задаваемого коэффициента счета и т. д. Для примера на рис. 40 показаны схема и графики работы делителя с коэффициентом счета 5, построенного на JK-триггерах. Здесь уже известный вам трехразрядный двоичный счетчик дополнен логическим элементом 2И-НЕ (DD4.J), который и задает коэффициент счета 5. Происходит это так. При первых четырех входных импульсах (после установки триггеров в нулевое состояние кнопкой SB1 "Уст. 0") устройство работает как обычный двоичный счетчик импульсов. При этом на одном или обоих входах элемента действует низкий уровень напряжения, поэтому элемент находится в единичном состоянии. По спаду же пятого импульса на прямых выходах первого и третьего триггеров, а значит, и на входах элемента DD4.1, появляется высокий уровень напряжения, переключающий этот логический элемент в нулевое состояние. В этот момент на выходе элемента формируется короткий импульс отрицательной полярности, который передается на R-вход триггеров и переключает их в исходное нулевое состояние. С этого момента начинается следующий цикл работы счетчика. Резистор R1 и диод VD1, введенные в такой вариант счетчика, необходимы для того, чтобы исключить замыкание выхода элемента DD4.1 на общий провод источника питания. Рис. 40. Схема и графика работы делителя с коэффициентом счета 5 Рис. 41. Условные графические обозначения счетчиков К155ИЕ1 и К155ИБ2 Действие такого счетчика-делителя можете проверить, подавая на вход С первого его триггера импульсы, следующие с частотой 1...2 Гц и подключив к выводу 8 триггера DD3 световой индикатор. На практике функции счетчиков и делителей выполняют специально разработанные микросхемы повышенной степени интеграции. В серии К155, например, это счетчики К155ИЕ1, К155ИЕ2, К155ИЕ4 и др.. В радиолюбительских разработках наиболее широко используются счетчики К155ИЕ1 и К155ИЕ2. Условные графические изображения этих счетчиков с нумерацией их выводов показаны на рис. 41. Микросхема К155ИЕ1 (рис. 41, а) является декадным счетчиком импульсов, т. е. счетчиком до 10. Счетчик образуют четыре триггера, установку их в нулевое состояние осуществляют подачей напряжения высокого уровня одновременно на оба входа R (выводы 1 и 2), объединенные по схеме элемента И (условный символ "&"). Счетные импульсы, которые должны быть отрицательной полярности, можно подавать на соединенные вместе входы С (выводы 8 и 9), также объединенные по схеме элемента И, или на один из них, если в это время на втором входе будет высокий уровень напряжения. При каждом десятом импульсе на выходе счетчика формируется равный ему по длительности импульс отрицательной полярности, характеризующий объем принятой информации. Микросхема К155ИЕ2 (рис. 41, б) - двоично-десятичный четырехразрядный счетчик. В ней также четыре триггера, но один из них имеет отдельные вход С1 (вывод 14) и прямой выход (вывод 12), а остальные триггеры соединены между собой так, что образуют делитель на 5. При соединении выхода первого триггера со входом С2 (вывод 1) цепочки остальных триггеров микросхема становится делителем на 10, работающим в коде 1-2-4-8, что и символизируют цифры в правой колонке графического изображения микросхемы. Для установки триггеров счетчика в нулевое состояние подают на оба входа R (выводы 6 и 7) сигнал высокого уровня. Два объединенных R-входа и четыре раздельных выхода микросхемы позволяют без дополнительных логических элементов строить делители частоты с различными коэффициентами деления - от 2 до 10. Так, если соединить между собой выводы 12 и 1, 9 и 2, 8 и 3, то коэффициент счета будет 6, а при соединении выводов 12 и 1, 11, 2 и 3 коэффициент счета станет 8. Эта особенность микросхемы позволяет использовать ее и как двоичный счетчик, и как счетчик-делитель. 3.Синхронные счетчики с асинхронным переносом Синхронные счетчики с асинхронным переносом (или параллельные счетчики с последовательным переносом, синхронно-асинхронные счетчики). Синхронные счетчики (или параллельные). Принципиальные различия между этими группами проявляются только на втором уровне представления, на уровне модели с временными задержками. Причем больше всего различия эти проявляются при каскадировании счетчиков. Наибольшим быстродействием обладают синхронные счетчики, наименьшим - асинхронные счетчики, наиболее просто управляемые среди других. Каждая группа счетчиков имеет свои области применения, на которых мы и остановимся. Синхронные (или параллельные) счетчики характеризуются тем, что все их разряды в пределах одной микросхемы переключаются одновременно, параллельно. Это достигается существенным усложнением внутренней структуры микросхемы по сравнению с простыми асинхронными счетчиками. В результате полная задержка переключения синхронного счетчика примерно равна задержке одного триггера, то есть синхронные счетчики гораздо быстрее асинхронных, причем их быстродействие не падает с ростом количества разрядов выходного кода (конечно, до определенных пределов). Управление работой синхронного счетчика гораздо сложнее, чем в случае асинхронного счетчика, а количество разрядов синхронных счетчиков обычно не превышает четырех. Поэтому синхронные счетчики не всегда могут успешно конкурировать с асинхронными, особенно при невысоких требованиях к быстродействию. Зато и возможностей у синхронных счетчиков, как правило, гораздо больше, чем у асинхронных, например, они обеспечивают параллельную запись информации в счетчик и инверсный режим счета. Для объединения нескольких синхронных счетчиков с целью увеличения числа их разрядов (для каскадирования) используется специальный выходной сигнал переноса. В зависимости от принципов формирования этого сигнала и от принципов его использования синхронные (параллельные) счетчики делятся на счетчики с асинхронным (последовательным) переноом и счетчики с синхронным (параллельным) переносом (или полностью синхронные счетчики). Синхронные счетчики с асинхронным переносом занимают промежуточное положение по быстродействию между асинхронными счетчиками и полностью синхронными счетчиками. Управление их работой проще, чем у синхронных счетчиков, но сложнее, чем у асинхронных. Работают данные счетчики по положительному фронту входного сигнала (или, что то же самое, по заднему фронту отрицательного сигнала). Основная суть их работы сводится к следующему: все разряды одного счетчика переключаются одновременно, но при каскадировании каждый следующий счетчик (дающий более старшие разряды) переключается с задержкой относительно предыдущего счетчика (дающего более младшие разряды). То есть задержка переключения многоразрядного счетчика увеличивается в данном случае не с каждым новым разрядом (как у асинхронных счетчиков), а с каждой новой микросхемой (например, 4-разрядной). Сигнал переноса у этих счетчиков при прямом счете вырабатывается тогда, когда все разряды равны единице (достигнут максимальный код) и когда приходит входной сигнал. Поэтому сигнал переноса, повторяющий входной сигнал, будет задержан относительно входного сигнала. И именно этот сигнал переноса используется в качестве входного для следующего счетчика при каскадировании. То есть входной сигнал второго счетчика задержан относительно входного сигнала первого счетчика, входной сигнал третьего счетчика задержан относительно входного сигнала второго счетчика и т.д. Временная диаграмма 4-разрядного синхронного счетчика с асинхронным переносом показана на рис. 9.10. Из рисунка видно, что разряды переключаются одновременно по положительному фронту входного сигнала (с некоторой задержкой), а отрицательный сигнал переноса также задержан относительно входного отрицательного импульса. Понятно, что переключение разрядов счетчика, работающего с этим сигналом переноса в качестве входного, будет происходить с дополнительной задержкой относительно переключения разрядов данного счетчика. Рис. 10.  Временная диаграмма работы синхронного счетчика с асинхронным переносом Примерами синхронных счетчиков с асинхронным переносом могут служить двоично-десятичный счетчик ИЕ6 и двоичный счетчик ИЕ7 (рис. 9.11). Они полностью идентичны по своим возможностям и назначениям входов и выходов, но только ИЕ6 считает от 0 до 9, а ИЕ7 - от 0 до 15. Оба счетчика реверсивные, обеспечивают как прямой счет (по положительному фронту на входе +1), так и обратный счет (по положительному фронту на входе –1). При прямом счете отрицательный сигнал переноса вырабатывается на выходе >15 (у ИЕ7) или >9 (у ИЕ6). При обратном (инверсном) счете отрицательный сигнал переноса вырабатывается на выходе < 0 после достижения выходным кодом значения 0000. Имеется возможность сброса счетчика в нуль положительным сигналом на входе R, а также возможность параллельной записи в счетчик кода со входов D1, D2, D4, D8 по отрицательному сигналу на входе –WR. При параллельной записи информации счетчики ведут себя как регистры-защелки, то есть выходной код счетчика повторяет входной код, пока на входе –WR присутствует сигнал нулевого уровня. Рис. 11. Синхронные счетчики с асинхронным переносом Таблица 4. Таблица режимов работы счетчиков ИЕ6 и ИЕ7 Выходы Режим работы R -WR +1 -1 1 Х Х Х Сброс в нуль Х Х Параллельная запись 1 1 1 Хранение 1 Хранение 1 01 1 Прямой счет 1 1 01 Обратный счет Вход параллельной записи обозначается иногда на схемах также L, С, а выходы переноса обозначаются также CR и BR. Таблица режимов работы счетчиков ИЕ6 и ИЕ7 приведена в табл. 4. После сброса счетчик начинает счет по положительным фронтам на счетных входах от нулевого кода. После параллельной записи счет начинается от числа, записанного в счетчик. После переполнения счетчика ИЕ7 (достижения кода 1111) при прямом счете вырабатывается отрицательный сигнал переноса > 15, повторяющий входной отрицательный импульс на входе +1 с задержкой. После достижения кода 0000 при обратном счете вырабатывается отрицательный сигнал переноса < 0, повторяющий входной отрицательный импульс на входе –1 с задержкой. Точно так же работает и счетчик ИЕ6, но у него переполнение будет возникать в режиме прямого счета при достижении кода 1001. Входные сигналы счета, записи и сброса не должны быть слишком короткими. Не должен быть слишком малым временной сдвиг между сигналами на входах D1–D8 и сигналом записи, как в начале импульса записи, так и в его конце (сигнал записи -WR должен начинаться после установления входного кода, а заканчиваться - до снятия входного кода). Тема 6: Цифровые устройства САУ План: 1. Регистры. 2. Сумматоры. 3. Цифровые исполнительные механизмы. 1. Регистры Несколько триггеров можно объединить в регистр - узел для хранения чисел с двоичным представлением цифр разрядов. Основными видами регистров являются параллельные и последовательные (сдвигающие). В параллельном регистре на тактируемых D-триггерах рисунок 1 код запоминаемого числа подается на информационные входы всех триггеров и записывается в регистр с приходом тактового импульса. Выходная информация изменяется с подачей нового входного слова и приходом следующего синхроимпульса. Такие регистры используют в системах оперативной памяти. Число триггеров в них равно максимальной разрядности хранимых слов. Рисунок 1 Схема последовательного регистра и временная диаграмма, иллюстрирующая его работу, приведены на рисунке 2. По приходу тактового импульса С первый триггер записывает код X (0 или 1), находящийся в этот момент на его входе D, а каждый следующий триггер переключается в состояние, в котором до этого находился предыдущий. Так происходит потому, что записываемый сигнал проходит со входа D триггера к выходу Q с задержкой, большей длительности фронта тактового импульса (в течение которого происходит запись). Каждый тактовый импульс последовательно сдвигает код числа в регистре на один разряд. Поэтому для записи N-разрядного кода требуется N тактов. На диаграмме видно, что четырёх разрядное число 1011 было записано в соответствующие разряды регистра (1-Q4, 0-Q2, 1-Q2, 1-Q1) после прихода четвёртого тактового импульса. До прихода следующего тактового импульса это число хранится в регистре в виде параллельного кода на выходах Q4-Q1. Если необходимо получить последовательную информацию в последовательном коде, то её снимают с выхода Q4 в момент прихода следующих четырёх импульсов такой режим называется режимом последовательного считывания. Очень удобны универсальные регистры, позволяющие производить как последовательную, так и параллельную запись и считывание. Такие регистры можно использовать в качестве преобразователя параллельного кода в последовательный и обратно. Например микросхема К155ИР1 - четырёх разрядный универсальный сдвиговый регистр рисунок 3. Регистр работает в режиме сдвига по тактовым импульсам, поступающим на вход С1, если на входе имеется напряжение низкого уровня. Вход V1 служит для ввода информации в первый разряд в этом режиме. Если же на входе V2 напряжение высокого уровня, то регистр производит параллельную запись информации со входов D1-D4 по импульсам синхронизации, поступающим на вход С2. Рисунок 2 Рисунок 3 2. Сумматоры Сумматоры — устройства, осуществляющие основную арифметическую операцию — суммирование чисел в двоичном коде. Простейший случай — суммирование двух одноразрядных чисел: О + 0 = 0, 1 + 0 = 1, О + 1 = 1 и 1 + 1 = 10. В последнем случае выходное число 10 (в десятичной записи это 2) оказалось двоичным двухразрядным. Появившаяся в старшем разряде суммы единица называется единицей переноса. На рисунке показана реализация схемы полусумматора для суммирования двух одноразрядных чисел, состоящая из элементов исключающее ИЛИ и И. Схема имеет два выходных провода: суммы ∑ и переноса С. Таблица состояний полусумматора показана на рисунке. Полный сумматор должен иметь вход для приема сигнала переноса Сn (здесь n — число разрядов в суммируемых словах). Схема полного сумматора двух одноразрядных слов показана на рисунке, а состояние сумматора показаны в таблице. В последнем столбце таблицы результаты суммирования даны в десятичной форме. В присутствии входной единицы переноса Сn сумма чисел А и В увеличивается на 1. Полные сумматоры многоразрядных чисел составляются из одноразрядных и могут складывать многоразрядные числа двумя способами: параллельным или последовательным. На рисунке показана структура пятиразрядного параллельного сумматора. Здесь поразрядно (в параллель) суммируются два пятиразрядных слова: разряд АО с разрядом ВО, A1 с В1 и так далее до А5 с С5. При этом в каждом элементарном сумматоре получаются парциальные суммы ∑O, ∑1 — ∑5 и сигналы внутреннего переноса Cn+1, которые последовательно поступают на вход переноса Сn, более старшего сумматора. Шестой выходной провод содержит сигнал переноса Сn+1 = С6 (единица в шестом разряде). Таким образом, полная выходная сумма сумматора составляет 111111, т.е. 63 в десятичном эквиваленте. Данное устройство нетрудно сделать любой длины, однако суммирование будет закончено лишь тогда, когда истечет время распространения сигналов переноса Сn через всю цепь одноразрядных сумматоров. Большое время распространения сигнала ограничивает применение параллельных сумматоров. Такой перенос иногда называю пульсирующим. Последовательный двоичный сумматор содержит три n-разрядных регистра: регистры слагаемых А и В и регистр суммы ∑. Суммируемые слова загружаются в регистры А и В поразрядно. С такой же скоростью один такт — один разряд происходит и суммирование, т.е. заполнение регистра суммы ∑. Дополнительный D-триггер необходим для запоминания на один такт разряда Сn для переноса его в разряд Сn+1. Регистры последовательных сумматоров могут иметь параллельную загрузку. Если необходимо, чтобы переменные числа В прибавлялись к постоянному числу А, регистр числа А надо запустить в режиме рециркуляции (штриховая линия на рисунке). Параллельные, комбинаторные (безрегистровые) сумматоры Обеспечивают наибольшую скорость суммирования, если снабжаются схемой, ускоренного переноса СУП. В результате действия СУП разряд Cn+1 появляется на выходе одновременно c разрядами суммы ∑. Описание и обоснование выбора конструкции В состав проектируемого исполнительного механизма входят следующие элементы: редукционный двигатель, цилиндрическая зубчатая передача, кулачковый механизм, корпус. Редукционный двигатель выбирается из условий запаса по мощности, стабильности частоты вращения и передаточному отношению. Конструкция исполнительного механизма не предполагает больших нагрузок, следовательно, двигатель должен быть маломощным. Поскольку при расчетах получено передаточное отношение 1.8, то в качестве понижающего звена выступает только одна зубчатая передача с внешним зацеплением. По сравнению с другими передачами цилиндрические зубчатые имеют следующие преимущества: высокий КПД, надежность и долговечность работы, неизменность передаточного числа, легкость изготовления, простота при сборке и регулировании, передача вращающего момента с большой точностью. К недостаткам следует отнести шум в работе, однако в данном механизме используются зубчатые колеса относительно небольших размеров, поэтому данная передача будет давать достаточно ограниченное количество шума. В качестве механизма для преобразования движения используется кулачковый механизм, который и является выходным звеном. Вал выбираем марки 40Х. Вал ничем не обрабатываем. Корпус механизма выполнен разъёмным. Это для удобного доступа к деталям при сборке или ремонте. Герметично закрытый корпус обеспечивает требования как техники безопасности, так и производственной санитарии. Конструкция механизма проектировалась так, чтобы обеспечить наиболее удобную сборку и разборку механизма. Расчеты Кинематический расчет Исходные данные: Тип зубчатой передачи цилиндрическая Механизм для преобразования движения кулачковый Тип направляющих скольжения Климатическое исполнение ТВ4 Ход выходного звена, мм 5 Погрешность перемещения, мм 0,1 Сила сопротивления выходного звена, Н 120 Скорость движения выходного звена, мм/с 2,5 Требуемая мощность на выходе: Р-вых = F·v – угловая скорость выходного вала. – скорость выходного звена. Рвых = 0,1·8,72 = 0,87 Вт. Так как структура механизма пока неизвестна, условно примем его КПД = 0,5. Тогда мощность двигателя: Рдв = Рвых/КПД = 0,3/0,5 = 0,6 Вт. Выбираем двигатель РД-09 с . Передаточное отношение механизма: u = nдв/n = 15,5/8,82 = 1,761,8 Такое передаточное отношение обеспечивается одноступенчатой цилиндрической зубчатой передачей. Число зубьев входного колеса z1 = 20, выходного z2 = z1·u = 20·1,8 = 36. Структурная схема механизма показана на рисунке 1, кинематическая – на рисунке 2. Рисунок 1 – Структурная схема механизма, где ЭД – электродвигатель; Р – редуктор; М – машина. 3. Цифровые исполнительные механизмы 1) Общий обзор. Под исполнительными механизмами здесь понимаются узлы, соответствующие мускулам, приводящим в движение руки и ноги человека, управляемые при помощи выходных сигналов от управляющих устройств и выполняющие рабочие движения. Авторы касаются только тех исполнительных механизмов, необходимых в промышленных роботах, которые в настоящее время можно приобрести и использовать. По источникам энергии исполнительные механизмы можно подразделить на следующие три типа: гидравлические, в которых применяется жидкость, например вода; пневматические с применением газа, например, воздуха; электрические, преобразующие электрическую энергию в механическую. Косвенным образом основным источником питания механизмов как гидравлического, так и пневматического типа также является электричество, но они классифицируются здесь по видам непосредственно используемой энергии. Кроме того, имеются приводные устройства электромагнитного типа, в которых электрическая энергия преобразуется в энергию прямолинейного движения исполнительного звена. Однако подобные механизмы здесь не рассматриваются, поскольку они встречаются крайне редко. В некоторых случаях применяют один из трех названных выше типов механизмов, иногда же их комбинируют. Выбор такой комбинации определяется функциями робота и позволяет более эффективно использовать его характеристики. Здесь подобные гибридные системы не рассматриваются. Часто бывает, что вид энергии, используемой в управляющем устройстве, отличается от вида энергии, используемой в исполнительном механизме. Поэтому требуется преобразователь, превращающий выходные сигналы управляющего устройства в желаемую форму входных сигналов исполнительного механизма. Такие преобразователи явились объектом исследования и рассматриваются в данном разделе ка] приборы, необходимые для. исполнительных механизмов робота. При написании данного раздела авторы ставили себе целью изложить сведения, которые можно непосредственно использовать при конструировании и изготовлении роботов. Эти сведения были отобраны из каталогов и различного рода публикаций. Но, поскольку каждая фирма по-разному сообщает о технических данных, моделях и типах своих изделий, отбирались только Основные данные. Кроме того, при составлении таблиц главное внимание обращалось на обобщение данных, касающихся устройств с большим отношением входной и выходной мощности, с большой выходной мощностью, высокой точностью и разрешающей способностью, с большим .количеством движений, совершаемых одновременно, малогабаритных устройств и т. д. Часто изготовители не сообщают точных сведений о надежности приборов и механизмов, которые считаются наиболее важными для промышленных роботов. Поэтому не было возможности привести эти данные в таблицах. От изготовителей аппаратуры требуется, чтобы они сообщили дополнительно сведения о надежности изделий. Не было также сведений о стоимости изделий при поставке. По этому поводу желательны непосредственные запросы. 2) Преобразователи сигнала. Преобразователь сигнала - это устройство, в котором выходной сигнал управляющего устройства преобразуется в такую форму входного сигнала, которая требуется в соответствии с типом, моделью, мощностью и другими параметрами исполнительного механизма. По функциям их можно классифицировать различным образом. 1. Классификация по типу используемой энергии сигнала: электрические, пневматические, гидравлические, механические. 2. Классификация по форме сигналов: аналоговые (постоянного тока, переменного тока, напряжения, смещения, угла и т. д.) и цифровые. 3. Классификация по величине сигнала: вольты, амперы, диапазон давления, диапазон смещения, величина импульса и т. д. В каждом преобразователе отдельно может меняться тип используемой энергии, среда, форма, объем, поэтому их комбинации очень разнообразны. В данной работе в качестве объектов обследования решено было выбрать три вида преобразователей: электромагнитные клапаны, клапанные усилители и сервоклапаны. а) Электромагнитный клапан. Электромагнитные клапаны делятся на пневматические и гидравлические. Обычно при использовании клапанов, предназначенных для воздуха, требуется осторожность, так как они часто портятся из-за попадания в них содержащейся в воздухе пыли. Поскольку имеется очень много видов электромагнитных клапанов, выпускаемых различными изготовителями, решено было ограничиться классификацией их по функциям соответственно табл. 9.7. Таблица 9.7. Классификация электромагнитных клапанов по их назначению Рисунок 2 – Кинематическая схема механизма Силовой расчет Расчет действующих нагрузок Рисунок 3 – Эскиз кулачкового механизма Расчет механизма преобразования движения Расчет зубчатой передачи Зубчатая передача является закрытой и работает со смазкой, поэтому основным является расчет межосевого расстояния из условия контактной прочности зубьев: , где u = up = 1,8 – передаточное отношение редуктора; [H] – допускаемые контактные напряжения, для колес из стали 40Х [H] = 770 МПа; К – коэффициент нагрузки, с учетом консольного расположения звездочек цепной передачи на валах редуктора К = 1,5; М1 – момент на шестерне, М1 = Мс = 0,5725 Нм; а – коэффициент ширины колеса, для прямозубых колес а = 0,3; kn – коэффициент, учитывающий суммарную длину контактных линий, для прямозубых колес kn = 1. Расчетное значение межосевого расстояния: м = 18,9 мм Округляем расчетное значение до ближайшего большего стандартного а = 20 мм. Модуль зубчатой передачи m = 2a/(z1 + z2) = 2·20/(20 + 36)  0,71 мм. Округляем расчетное значение до ближайшего большего стандартного m = 0,8 мм. Уточненное значение межосевого расстояния a = 0,5m(z1 + z2) = 22,4 мм. Проверим передачу на изгиб зубьев. Напряжения изгиба: , где  – коэффициент износа, для закрытых передач  = 1; Y – коэффициент формы зуба, для z1 = 20 Y = 0,372; B – ширина зубчатого колеса, В = a·а = 22,4·0,3  7 мм. В результате получаем: 34,4106 Па Допустимое значение [и] определяется по формуле: , где –1 – предел выносливости при изгибе, для стали 40Х –1 = 455 МПа; kр – коэффициент режима нагрузки, при неравномерной нагрузке kр = 1,5; [n] – требуемый коэффициент запаса прочности, [n] = 1,5; k – коэффициент концентрации напряжений, k = 1,5. МПа Расчетное значение напряжений 34,4 МПа меньше допустимого 455 МПа, следовательно изгибная прочность зубьев обеспечивается. Тема 7: Цап и АЦП План: 1. Области применения ЦАП и АЦП. 2. Основные характеристики цифро-аналоговых преобразователей. 3. Аналого-цифровые преобразователи. 1. Области применения ЦАП и АЦП. С помощью АЦП и ЦАП можно организовать обмен информацией с ЭВМ в масштабе времени сигналов звукового вещания. Структурная схема терминала приведена на рис. 5.9, а. С выхода магнитофона М1 аналоговый сигнал поступает на вход АЦП, где преобразуется в цифровой код, который подается на вход устройства сопряжения УС1.В устройстве сопряжения преобразованные АЦП сигналы синхронизируются и согласовываются с сигналами блока управления БУ1, который дает команду о прохождении информации в память ЭВМ. Вывод обработанного цифровыми методами сигнала звукового вещания из ЭВМ на второй магнитофон М2 осуществляется с помощью ЦАП. Информация считывается из памяти ЭВМ и поступает на вход блока стандартного сопряжения (БСС). После реализации команд управления информация поступает на устройство вывода УС2 и через БУ2 на вход ЦАП. АЦП и ЦАП широко применяются и в речевых терминалах (рис. 5.9 ,б). В таких терминалах АЦП используется для организации ввода информации для распознавания слуховых “образов”. Структурная схема речевого терминала содержит: ЦАП - для синтеза речи; фильтр нижних частот -ФНЧ; полосовой фильтр - ПФ; блок анализа и кодирования - БАК, где обработка сигнала выполняется методами дифференциальной импульсно-кодовой модуляции и выделения параметров линейного предсказания; блок синтеза и восстановления речевого сигнала - БСВ, осуществляющий операцию декодирования речевого сигнала в соответствии с заданной программой; блок распознавания образа (БРО), построенный на матричной БИС и выполняющий параллельную обработку вектора параметров речевого сигнала. Очевидно, что в объеме данного учебного пособия рассмотреть все системы, использующие АЦП невозможно, поэтому основные направления и области применения АЦП кратко перечислены в табл. 5.2. В описании таблицы использованы следующие сокращения: ПС - АЦП последовательного счета; ПП - последовательного приближения; ПрП - прямого преобразования; И - двойного интегрирования; ПНЧ - с применением ГУН и , собственно, преобразователь напряжение - частота. Сравнительные характеристики АЦП. Наибольшим быстродействием обладают АЦП прямого преобразования. Время преобразования tпр достигает 10 -20 нсек. Они используются для преобразования сигналов сверх быстро протекающих процессов и сигналов телевизионного изображения (цифровое телевидение). Они отличаются высокой стоимостью и большой потребляемой мощностью. Функциональная схема АЦП прямого преобразования приведена на рис. 5.10. Она содержит 2nкомпараторов, делитель опорного напряжения и преобразователь позиционного кода в параллельный двоичный код. Промышленностью выпускаются 4, 6, 8 - разрядные АЦП прямого преобразования. Время преобразованияэтих АЦП определяется исключительно только временем распространения сигнала в компараторах tздкри преобразователе кодов tздпр, т.е. tпр= tздкр+ tздпр. По своему быстродействию на втором месте находятся АЦП последовательного приближения (рис. 5.11). Время преобразования n- разрядного АЦП определяется как tпр= nТ+ 3Т, где Т - период следования тактовых импульсов, соответствующий времени выборки одного кванта. Дополнительные 3 такта используются для старта( запуска) и формирования сигналов признака завершения процесса преобразования (сигнала “конец преобразования”). Принцип работы АЦП последовательного приближения иллюстрируется на рис. 5.12. После запуска, на выходе АЦП устанавливается число, соответствующее половине напряжения полной шкалы Uпш/ 2. Это напряжение сравнивается с входным напряжением Uвхи, взависимости от результата сравнения, компаратор вырабатывает два сигнала: U1, когда Uвых ЦАП>Uвхи U2при Uвых ЦАПUвх, то из содержимого РПП это число вычитается (см. рис. 5.12). Это происходит до тех пор, пока напряжение приращения не станет равнымDUкв, т.е. Un=DUкв=Uпш/2n.. Наибольшим времением преобразования (среди АЦП с использованием ЦАП) обладает АЦП последовательного счетаtпр= 2nТ.Они проще в изготовлении и имеют наименьшую стоимость. Погрешность преобразования таких АЦП определяется, в основном, погрешностью ЦАП и может быть доведена до значений прецизионных преобразователей. АЦП последовательного счета переводит аналоговый сигнал в цифровой последовательно, начиная с младшего значащего разряда до цифрового кода на выходе, соответствующего уровню входного аналогового напряжения АЦП. Структурная схема такого АЦП приведена на рис. 5.13, а. С генератора тактовых импульсов через электронный ключ ЭК, который открывается в момент выборки входного аналогового сигнала схемой запуска (СЗ), последовательность импульсов поступает на n- разрядный двоичный счетчик (СЧ). Выход счетчика является выходом АЦП и одновременно управляет схемой ЦАП, вырабатывающей ступенчато нарастающее напряжение (см. рис. 5.13, б). В момент, когда выходное напряжение ЦАП станет равным входному, компаратор (СР) вырабатывает сигнал, опрокидывающий триггер (ТГ). При этом, сигнал с выхода триггера закроет электронный ключ и остановит счетчик. Содержание счетчика Nсчпосле его остановки будет соответствовать числу, определяемому входным аналоговым сигналом Nсч= Uвх/DUкв. Наибольшее число в счетчике соответствует входному напряжению, равному Uпш. При этом Nсч= 2n. АЦП двойного интегрирования (интегрирующий АЦП). Способ двойного интегрирования позволяет хорошо подавлять сетевые помехи. На рис. 5.14 приведена функциональная схема АЦП двойного интегрирования. Работа его заключается в следующем. Счетчик запускается от генератора тактовых импульсов в момент поступления на интегратор входного сигнала Uвх, из которого за время интегрирования делается выборка. За время выборки напряжение на выходе интегратора Uвыхиувеличивается. В моментtипрямое интегрирование заканчивается, входной сигнал от интегратора отключается и к его суммирующей точке подключается эталонный резистор. От времени tидо моментовt1. . . t3продолжается разряд конденсатора интегратора с посто- Интервалы времени от tидо нулевых отметок (t1. . . t3) пропорциональны уровню входного сигнала. Существенным преимуществом преобразователя является простота компенсации наводок сети промышленного питания. АЦП двойного интегрированияотносится к наиболее медленно работающим преобразователям. Однако, высокая точность, низкий уровень шумов и низкая стоимость делают их незаменимыми для применения в щитовых приборах, мультиметрах, цифровых термометрах и т.п. Этому способствует также то, что результаты преобразования в интегрирующих АЦП часто представляются в десятичном коде или же в удобном виде для представления цифр десятичной системы счисления. АЦП с применением ГУН, получивших название преобразователей напряжение - частота, обладают средним временем преобразования и используются, преимущественно, в измерительных системах, например, в системах измерения скоростии торможения автомобилей, измерения ухода частоты несущей в системах связи, высокоточных накопителях информации, помехоустойчивых системах передачи данных, фильтрах и др. В табл. 5.3 приведены основные параметры наиболее популярных АЦП. 2. Основные характеристики цифро-аналоговых преобразователей Основные свойства цифро-аналогового преобразователя описывает его характеристика преобразования. Характеристика преобразования (иногда её называют передаточной функцией) – это зависимость между величиной сигнала на выходе ЦАПа и поданным на вход кодом. Графическое представление этой функции для простейшего, идеального, однополярного 3разрядного ЦАПа показано на рис. 1. По оси Y откладываются значения выходного сигнала, а по Х – данные на входе. Данные на вход поступают в виде двоичного кода, который может иметь различные форматы (см. табл.1). Как правило, выходным сигналом является напряжение или ток, хотя устройство, регулирующее, например, частоту следования импульсов на выходе или задержку выходного импульса в зависимости от кода, тоже может быть названо цифро-аналоговым преобразователем. Количество выходных уровней, отстоящих друг от друга на один элементарный шаг, задаётся разрядностью ЦАПа. Например, для 3разрядного преобразователя (см. рис.1) выходной сигнал принимает 23значений (от 0 до 7). Величина элементарного шага называется весом младшего разряда, или квантом преобразования (LSB – Least Significant Bit – в англоязычном написании).Шкала выходного сигнала(FS – Full Scale) определяется какFS=LSB·2N. Обращаем внимание, что для N-разрядного двоичного кода максимальное число равно 2N-1, т.е. шкала на 1 квант больше. Довольно часто цифро-аналоговые преобразователи должны выдавать биполярный, т.е. как положительный, так и отрицательный, сигнал на выходе. В этом случае характеристика преобразования приобретает показанный на рис.2 вид. Нетрудно увидеть, что старший разряд слова данных определяет полярность, а остальные N-1 разрядов – величину сигнала. Показанный на рисунке формат слова данных называетсясмещённым двоичным кодом. Заметное количество ЦАПов «понимают» именно такую кодировку данных. Возможны и другие форматы кодирования, из которых наиболее применяемым является дополнительный код, так как целые числа в компьютере представлены именно в этом коде (см. табл.1 и рис.3). Таблица 1Форматы двоичных кодов на примере 4-разрядного ЦАП Код Шкала ±5 В Смещен. двоичный код Дополнительный код Знак/модуль 7 FS+–LSB 4,375 1111 0111 0111 6 FS+–2LSB 3,750 1110 0110 0110 5 5LSB 3,125 1101 0101 0101 4 4LSB 2,500 1100 0100 0100 3 3LSB 1,875 1011 0011 0011 2 2LSB 1,250 1010 0010 0010 1 1LSB 0,625 1001 0001 0001 0,000 1000 0000 0000/1000 –1 –1LSB –0,625 0111 1111 1001 –2 –2LSB –1,250 1110 1110 1010 –3 –3LSB –1,875 0101 1101 1011 –4 –4LSB –2,500 0100 1100 1100 –5 –5LSB –3,125 0011 1011 1101 –6 –6LSB –3,750 0010 1010 1110 –7 FS-+LSB –4,375 0001 1001 1111 –8 FS- –5,000 0000 1000 3. Аналого-цифровые преобразователи Работы по созданию аналого-цифровых преобразователей были начаты в 20-х годах прошлого века. Эти работы были инициированы необходимостью изготовления помехоустойчивых телефонных линий связи на дальние расстояния. Первое описанное и запатентованное аналого-цифровое устройство использовалось для 5-битового кодирования сигнала в факсимильном аппарате и было сделано на электромеханических элементах. Полностью электронный АЦП (до 50-х годов аналого-цифровые преобразователи носили аббревиатуру PCM – Pulse Code Modulators: импульсно-кодовые модуляторы) появился заметно позднее – в 1937г.Переход на аналого-цифровую аппаратуру в системах связи резко активизировался во время Второй мировой войны в связи с разработкой систем кодирования речи и секретной телефонией. Только две классические работы Найквиста и известный доклад Котельникова были опубликованы до 1939г. [1,4,5]. В остальном на 1945–1955гг. приходится пик изобретений в области теоретических основ, структурных решений и принципов построения аналого-цифровых преобразователей. Правда, промышленная реализация большинства этих предложений стала возможна заметно позднее – с развитием элементной базы электроники и появлением полупроводников. К 1970г. в основном были найдены и опробованы архитектуры всех известных сегодня типов АЦП, хотя их схемотехнические и технологические решения являются предметом постоянного усовершенствования. Существуют четыре типа аналого-цифровых преобразователей, кардинально отличающиеся по принципам преобразования и архитектурным решениям: АЦП на основе метода поразрядного уравновешивания, «считающие» АЦП, высокопроизводительные АЦП и ΣΔ-преобразователи. Аналого-цифровые преобразователи на основе метода поразрядного уравновешивания(другое название – АЦП последовательного приближения; SAR-ADC: Successive Approximation Register ADC) в течение десятилетий остаются основным и наиболее используемым преобразовательным устройством среди всех типов АЦП. Хорошо сбалансированный по таким трудно совместимым показателям, как разрядность/быстродействие, технологическая сложность/разрядность, потребляемая мощность/быстродействие, этот преобразователь почти всегда рассматривается первым кандидатом для использования в большинстве разработок. Этот принцип применительно к преобразовательным устройствам был предложен в 1946г. Прототип устройства был сделан на лампах и всего лишь продемонстрировал правильность принципа. На рис.П1 показана структурная схема, поясняющая принцип работы аналого-цифрового преобразователя. Уравновешивание начинается с запоминания мгновенного значения сигнала (выборки сигнала; предположим, Х=21) в устройстве выборки хранения (УВХ = SHA – Sample & Hold Amplifier). На первом такте компаратор сравнивает значение сигнала с напряжением ЦАПа, равным Eref/2, где Eref– шкала преобразователя. Если сигнал больше напряжения ЦАПа, то в старший разряд выходного регистра записывается 1, а напряжение ЦАПа так и остаётся равным Eref/2 (оставляем Х=16). Наследующем такте к нему добавляется Eref/4, происходит новое сравнение (с Х=16+8) и компаратор определяет значение очередного разряда (=0, оставляем Х=16+0) и т.д., пока все разряды не будут определены. Понятно, что для N разрядного преобразования необходимо N тактов. Нарис.П2 представлена временная диаграмма, откуда становится понятным, почему одно из названий алгоритма – последовательное приближение. Параметры АЦП в первую очередь определяются свойствами цифро-аналогового преобразователя: быстродействием и точностью его работы, а также – качеством работы устройства выборки хранения и компаратора. В современных АЦП поразрядного уравновешивания, выполненных по технологии с переключаемыми конденсаторами, устройство выборки-хранения и ЦАП совмещены. За счёт высокого качества современных фотолитографических процессов удаётся выдержать двоичное соотношение разрядов ЦАПа, образованных конденсаторами, до значений 1/218. Поэтому разрядность современных АЦП поразрядного уравновешивания, выполненных по технологии с переключаемыми конденсаторами, достигает 18 при времени преобразования 1,2мкс. «Считающие» преобразователи обязательно содержат счётчик, а выходной код получается в результате подсчёта импульсов, частота или количество которых определяются входным сигналом. Наиболее известным и распространённым представителем этого типа преобразователей является АЦП, использующий классический метод двухтактного интегрирования. Первые работы, в которых предлагался этот метод, относятся к 1957–60гг. ВСССР метод предложен в 1960г. В.Г.Беляковым и Е.В.Добровым[2]. Так же, как метод поразрядного уравновешивания, является фундаментом для всех универсальных АЦП. Так, метод двухтактного интегрирования и его модификации являются основой для построения прецизионных медленных АЦП и цифровых вольтметров. Структурная схема устройства показана на рис. П3, а диаграмма, поясняющая принцип действия, – ниже на этом же рисунке. Метод двухтактного интегрирования основан на преобразовании входного сигнала во временной интервал. Сначала входное напряжение подключается через ключ SW1 к входу интегратора на время Т. После окончания интегрирования входного сигнала к входу интегратора подключается опорное напряжение противоположной полярности по отношению к интегралу от входного сигнала. Компаратором фиксируется момент времени tХ, когда величина напряжения на выходе интегратора достигнет начального (нулевого) значения. Из условия равенства зарядов на емкости, получим, Рис.П3. Структурная схема АЦП двухтактного интегрирования и временная диаграмма его работы при постоянном входном напряжении Таким образом, результат интегрирования зависит только от величины опорного напряжения и времени его интегрирования и не зависит от величины номиналов резистора R и емкости С, что, собственно, и даёт возможность добиться высокой точности от такого преобразователя. Если входное напряжение постоянно (Vin = const), то, используя один и тот же тактовый генератор для организации интервала Т и подсчёта tx, можно исключить требование к стабильности частоты тактового генератора:→, откуда,где^N– количество тактов на этапе интегрирования, Nx– измеренное значение, τ – длительность такта. Как видно, результат не зависит от τ.Есть и ещё одно привлекательное качество АЦП двухтактного интегрирования – эффективное подавление высокочастотных и сетевых помех. Можно получить формулу, описывающую выходной сигнал интегратора при подаче на его вход синусоидального сигнала с амплитудойE0и частотой F:, где Т– время интегрирования. Нетрудно заметить, что с ростом частоты сигнала амплитуда на выходе падает, как1/F, и, кроме того, при F=k/T (k=1,2,…) обращается в 0. Таким образом, если время интегрирования сделать кратным периоду сети, то будет достигнуто отмеченное выше подавление сетевых помех. Рис.П4. Частотная зависимость амплитуды выходного сигнала интегратора с временем интегрирования Т Частотная зависимость амплитуды выходного сигнала интегратора показана на рис. П4. Именно этим обстоятельством объясняется широкое применение этих устройств в прецизионных системах питания электрофизических установок. Следует учесть также и относительно небольшие аппаратные затраты для построения интегрирующего АЦП, в результате чего аналоговая часть может быть сделана гальванически изолированной, «плавающей». Вследствие этого появляется возможность организации многоканальных, прецизионных измерительных систем с территориально разнесёнными источниками сигналов, что весьма актуально на крупных физических комплексах, а также при измерениях магнитных полей с помощью датчиков Холла. Интегрирующие АЦП широко используются для измерения постоянных или медленно меняющихся напряжений и токов и являются основой прецизионных вольтметров. Кроме того, интегрирование входного сигнала в данном типе преобразователя даёт возможность применить его для измерения постоянных магнитных полей с помощью перемещаемых катушек. Второй, хорошо известный преобразователь из группы «считающих АЦП» – это устройство, преобразующее напряжение в частоту (Voltage-to-Frequency Converter – VFC). Его работа также основана на интегрировании сигнала, вследствие чего он хорошо измеряет «зашумлённые» сигналы и может быть сделан достаточно точным. Наиболее известны два схемотехнических решения преобразования напряжения в частоту: управляемый током мультивибратор (currentsteering multivibrator) и преобразователь с уравновешиванием заряда (chargebalance converter). Рис.П5. Блок-схема преобразователя с уравновешиванием заряда Более точным является второй тип преобразователя напряжения в частоту. Его блок-схема показана на рис.П5. Входной сигнал подаётся на интегратор и при достижении им порога, с конденсатора отбирается строго определённый заряд, определяемый генератором тока и длительностью его подключения. Входной сигнал интегрируется без пауз, таким образом, заряд не теряется, что даёт возможность увеличивать разрядность при удлинении времени счёта. В современных устройствах длительность подключения генератора тока задаётся цифровым одно вибратором (precision one-shot), поэтому и точность, и разрешающую способность удаётся довести до уровня 18бит.Есть два важных качества преобразователей напряжение частота, которые крайне полезны в физических приложениях. На первое мы уже обращали внимание – возможность увеличения разрядности при увеличении времени счёта. Это свойство активно используется в магнитометрах (Fluxmeters), измеряющих сигналы с перемещаемых в магнитном поле катушек, поскольку позволяет достигать времени интегрирования/перемещения в десятки секунд. И второе, важное в физических применениях, свойство – это лёгкость гальванической изоляции преобразователя напряжение частота. Действительно, потребляемая мощность всего несколько милливатт, малые габариты, хорошие точностные характеристики, передача выходного кода по одному проводу делают незаменимыми преобразователи напряжение частота в высоковольтных системах. К высокопроизводительным АЦП с некоторой долей условности можно отнести преобразователи, производительность которых превышает 10MSPS. Тем самым из данного типа исключаются АЦП поразрядного уравновешивания и будут рассматриваться более производительные архитектуры. Однако, прежде чем приступить к рассмотрению высокопроизводительных схем, остановимся на свойствах и некоторых особенностях элемента, присутствующего во всех обсуждаемых типах АЦП. Этот элемент – компаратор, выставляющий на выходе значения логических «0» или «1» в зависимости от разности напряжений на входах. При рассмотрении предыдущих типов АЦП интуитивно предполагалось, что компаратор выполняет эту функцию мгновенно. Такой подход был вполне оправдан, поскольку в рассмотренных выше АЦП существенными являются быстродействие элементов, определяющих точность ЦАПов, ключей, усилителей и только в последнюю очередь компаратора. Высоко производительных схемах быстродействие компаратора должно учитываться, так как его динамические характеристики оказывают определяющее влияние на параметры преобразователя. Вначале остановимся на простейших функциях и свойствах компаратора. Компаратор представляет собой усилитель с дифференциальным входом, большим коэффициентом усиления, позволяющим достигнуть высокой разрешающей способности, и формирователем выходных уровней. Если сигнал на входе ниже порога Vref, выход принимает значение «0», если выше – то «1», поэтому компаратор является аналого-цифровым преобразователем с разрядностью 1бит.Так как от компаратора требуется и большой коэффициент, и высокое быстродействие, к чему стремятся разработчики, схема становится неустойчивой в линейном режиме, т.е. при значениях сигнала, близких к порогу Vref или равных ему. Первый способ преодоления проблемы – введение небольшой положительной обратной связи, т.е. гистерезиса. Этот приём широко распространён, однако он не позволяет достигнуть предельной, по сравнению с шумами, разрешающей способности, поскольку последняя не может превышать величины гистерезиса. Рис.П6. Структурная схема параллельного 3-битового АЦП Второй способ – снижение коэффициента усиления до уровня устойчивой работы и включение полной (100%) положительной обратной связи через некоторое время после начала сравнения. Такой приём был предложен в 1972г. сотрудником фирмы AMD Джеймсом Джайлсом и положен в основу широко известного компаратора АМ685[3]. Именно таким образом выполняется большинство современных быстродействующих, точных компараторов, получивших название «компаратор-защёлка» (latched comparators), или стробируемый компаратор. Такие компараторы применяются в одном из наиболее быстродействующих преобразователей – параллельных АЦП (Flash ADC). Рассмотрим структурную схему параллельного 3-битового АЦП, показанную на рис.П6.Входной сигнал подаётся параллельно на все компараторы, а опорные напряжения разнесены друг от друга на величину младшего разряда с помощью лестничного делителя. Значения выходов компараторов образуют так называемый «термометрический» код, который затем преобразуется в двоичный. Для получения N разрядного кода необходимо 2N-1 компараторов. Для построения, например, 8-битового АЦП, на кристалле приходится размещать 255 компараторов. Как следствие, появляется большая входная ёмкость, затрудняющая разработку входных широкополосных цепей, а также резко увеличивается рассеиваемая мощность, так как быстродействующие компараторы потребляют заметный ток. В этой связи типовая разрядность параллельных АЦП не превышает 8, но зато быстродействие такого преобразователя достигает 1GSPS (MAX-104: 1GSPS, 8bit).Параллельные аналого-цифровые преобразователи стали фундаментом для двух современных высокопроизводительных архитектур: конвейерных параллельно-последовательных схем (Pipeline ADCs), ориентированных на получение 12–14–16 бит при сохранении высокого быстродействия, и схем с аналоговой свёрткой сигнала (Folding ADCs), нацеленных на сверх быстродействие (более 1GSPS) при разрядности 6–8–10 бит.Появление конвейерного АЦП было вызвано тем, что практическая реализация высокопроизводительных параллельных АЦП с разрядностью более 6–8 вызывала значительные затруднения вследствие серьёзных аппаратных затрат, приводящих к большой рассеиваемой мощности. Наначальных этапах разработки, когда не было интегральных компараторов, эти проблемы заставили искать более экономичные схемы, которые позволили бы увеличить разрядность, сохраняя высокое быстродействие, присущее параллельным АЦП. Принцип построения такого преобразователя продемонстрирован на рис.П7. Рис.П7. Архитектура конвейерного (параллельно-последовательного) АЦП Выборка сигнала запоминается в устройстве выборки-хранения (УВХ) и с помощью АЦП первой секции (АЦП 1), имеющего разрядность N1, преобразуется в код. Далее этот код вновь преобразуется в напряжение, представляющее уже грубое приближение к сигналу (ЦАП 1), которое вычитается из точного значения последнего, запомненного в УВХ. Полученная разность усиливается и перезапоминается во втором УВХ и преобразуется в N2-разрядный код преобразователем второй секции. Результирующий отсчёт имеет разрядность N1+N2 и образуется в выходном регистре. Примечательно, что, имея две четырёхразрядные секции (по 15 компараторов), можно получить 8-разрядный код (сравните с 255 компараторами в полностью параллельном АЦП).как правило, из нескольких секций. Для 12–14разрядных моделей производительность достигает 300MSPS. строятся,  После перехода второго УВХ в режим хранения для «оцифровки» разницы первая секция вновь переводится в режим выборки следующей «порции» сигнала и преобразования в код. Таким образом, обе секции загружены одновременно и поочерёдно преобразуют сигнал, в результате чего скорость выдачи данных на выходе определяется только быстродействием одной секции. Необходимо подчеркнуть, что для полного преобразования в код одной выборки сигнала необходимо по-прежнему два такта работы. С появлением этой схемы параметр «время преобразования» стал неточно отражать скоростные возможности АЦП и появилась вторая характеристика – «производительность». Для многих приложений, как, например, цифровое телевидение и радио, цифровая осциллография, приборостроение, такая «конвейеризация» обработки вполне допустима. Эти АЦП, получившие название Pipelined ADCs, или в русском переводе – конвейерные АЦП, Кроме конвейерных АЦП, позволяющих оптимизировать соотношение производительность/разрядность, в 1956г. было предложено ещё одно решение, базирующееся на параллельном АЦП[6]. Преобразователи, использующие предложенный принцип, называются «Folding ADCs», или в русском переводе АЦП с аналоговой свёрткой сигнала. Эта архитектура направлена на получение сверхвысокого быстродействия при разрядности 6–8–10 бит за счёт целого набора найденных оригинальных решений, применяемых в этих преобразователях. В 2007г. фирма e2V анонсировала обладающую впечатляющими параметрами серию интегральных АЦП, использующих аналоговую свёртку сигнала. Образцы достигают производительности 2GSPS при разрядности 10бит. Кристаллы выполнены по npn-технологии, рассеивают 4,5Вт и стоили на момент выпуска около $5000/шт. Близкие по параметрам, хотя и не столь яркие, разработки (ADC081000: 8бит, 1GSPS, $2400) сделаны фирмой National Semiconductor. Рекордной производительностью до 40GSPS обладают специализированные, не предназначенные для продажи микросхемы, которые приборостроительные фирмы изготавливают для применения в разрабатываемой аппаратуре. Показательные примеры можно найти в. Архитектура ΣΔ–АЦП в том виде, в котором она существует в настоящее время, сформировалась к 1970г., претерпевая изменения более 20лет. Начало было положено в 1946г. инженерами французского отделения ITT, предложившим так называемый Δ модулятор. Побудительной причиной создания Δ-модулятора было желание увеличить пропускную способность линий связи за счёт передачи не полных цифровых отсчётов, а только их изменения. Анализ работы Δ-модулятора показал, что для уверенного кодирования относительно низкочастотных сигналов необходима очень высокая тактовая частота в устройстве. Эта особенность не позволила системам с Δ-модулятором достигнуть практических успехов. Вто же время теоретические аспекты устройств, использующих тактирование с частотой, много выше, чем частоты сигнала (так называемая передискретизация, или oversampling в оригинальной транскрипции), привлекли внимание и стали предметом исследований. Вскоре был предложен модифицированный вариант Δ-модулятора (рис.П8.).Рассмотрим на качественном уровне работу схемы. Будем предполагать, что компаратор и ЦАП идеальны и тактируются частотой kFs, много выше предельной частоты в спектре сигнала (в теории ΣΔ-АЦП распространение получило обозначение частоты модулятора как kFs в предположении, что Fs – частота выдачи кодов, соответствующая теореме отсчётов [1], а k – коэффициент передискретизации – «oversampling ratio»). Предположим также, что шаг квантования q бесконечно мал. Тогда комбинацию «компаратор + ЦАП» справедливо рассматривать как линейное звено, имеющее единичный коэффициент передачи и не вносящее искажений. С учётом этих предположений можно написать: где  , ^X – сигнал на входе, Y– сигнал на выходе, τ–постоянная времени интегратора, обратная величина которой является частотойω1единичного усиления интегратора. Напомним, что схема предназначена для работы в низкочастотной области, поэтому примемω<ω1, в результате чего получим:. Временная диаграмма работы ΣΔАЦП приведена на рис.П9. В простейшем случае для получения N разрядного кода на выходе необходимо просуммировать выдаваемую компаратором однобитовую последовательность в течение 2Nтактов. Целью этого суммирования является получение среднего за этот интервал времени. В реальных приборах применяется более эффективный с точки зрения производительности способ получения среднего: использование цифровых фильтров высокого порядка. Законченная схема ΣΔАЦП первого порядка представлена на рис.П10. Следует отметить, что ΣΔАЦП первого порядка в настоящее время нигде не применяются вследствие целого ряда преимуществ преобразователей более высокого порядка. Тем не менее, их анализ необходим для понимания архитектуры и принципов работы, что важно с точки зрения применения этих устройств и аппаратуры на их основе. Подробную теорию работы ΣΔАЦП можно найти в сборнике классических работ по этой теме . Наиболее серьёзным недостатком ΣΔАЦП является зависимость масштаба преобразования от температуры и тактовой частоты, что приводит к необходимости регулярной калибровки устройства. Эта зависимость вызвана невозможностью изготовления в К-МОП схемах конденсаторов со стабильной величиной ёмкостей интеграторов, определяющих масштаб. Как правило, современные микросхемы ΣΔ-преобразователей имеют встроенные узлы для калибровки, что упрощает эту процедуру. Ещё одним недостатком, ограничивающим применение ΣΔАЦП, является невозможность жёсткой синхронизации с сигналом. Напомним, что в состав устройства входит фильтр, подавляющий высокочастотные компоненты сигнала и сдвигающий его во времени. Поэтому довольно проблематично точно отнести получаемые отсчёты к какому-то известному моменту времени. Таким образом, областью применения Σ Δ преобразователей могут быть системы, в которых требуется прецизионное (с точностью лучше, чем 1/216) измерение сигналов в полосе от нуля до нескольких килогерц. В физических применениях, в первую очередь, это прецизионные системы питания различных элементов установок. Тема 8: Микропроцессорные цифровые устройства План: 1. Первичные преобразователи (датчики). 2. Цифровые модемы. 3. Цифровые регуляторы. 1.Первичные преобразователи (датчики) Датчики выполняют преобразование измеряемого физического показателя в электрический сигнал и являются первым звеном, представляющим информацию о состоянии объекта исследования или управления (ОУ). Поэтому к ним предъявляется особое требование по точности выполняемого преобразования, стабильности при воздействии помех, изменении условий эксплуатации и т.д. Действительно, датчики нередко работают в более тяжелых условиях, чем остальные компоненты вычислительного комплекса, т.к. они располагаются на самом объекте и могут подвергаться воздействию агрессивных сред, электромагнитных полей, ударов, вибрации, высоких или низких температур, влажности, радиации и т.д. Характеристики датчиков Важнейшими характеристиками датчиков (и измерителей) являются: точность, чувствительность, динамический диапазон, надежность и долговечность, стабильность параметров и характеристик во времени и при изменении условий эксплуатации, вид статистической характеристики (реверсивная, нереверсивная, линейная, нелинейная), обратное воздействие датчика на ОУ, быстродействие, КПД. К некоторым датчикам могут предъявляется и особые требования по ряду параметров: искровзрывобезопастность, устойчивость к воздействию тропического климата; стойкость к химическим, механическим воздействиям, радиационному излучению, малые габариты и масса и т.д., а также по параметрам, характеризующие эксплуатационные свойства, ремонтопригодность, взаимозаменяемость, удобства монтажа и обслуживания. Типы датчиков Основными признаками, позволяющими классифицировать элементарные датчики, являются: принцип действия, вид входного воздействия и вид выходного сигнал. Основным принципом классификации измерителей является их назначение или тип измеряемого физического показателя: температура, свет, перемещение, давление, вибрация, скорость потока и т.п. В зависимости от принципа действия датчики разделяются на две группы: параметрические и генераторные. Параметрические датчики преобразуют исходную физическую величину в параметр электрической цепи: сопротивление, индуктивность, емкость, поэтому для их работы необходимы вспомогательные источники электроэнергии. Генераторные датчики непосредственно преобразуют неэлектрическую энергию входного сигнала, пропорционального значению управляемой величины, в электрическую энергию и не нуждаются во вспомогательных ее источниках. По виду входного воздействия, датчики делятся на следующие группы: датчики перемещения, скорости, ускорения, размеров, температуры, давления, расхода, состава вещества и т.д. По виду выходного сигнала различают: датчики сопротивления, емкостные и индуктивные датчики, датчики постоянного или переменного напряжения (тока), датчики частоты или длительности импульсов и т.д. Параметрические датчики К параметрическим датчикам относятся: потенциометрические, тензометрические, терморезисторные, емкостные, индуктивные, трансформаторные. Потенциометрические датчики применяются для преобразования угловых или линейных перемещений в эл. сигнал. Потенциометрический датчик представляет собой переменный резистор, который может включатся по схеме реостата или по схеме потенциометра (делителя напряжения). Тензометрические датчики Тензометрические датчики (тензодатчики) применяются для преобразования механических напряжений, усилий и деформаций в электрический сигнал. Наиболее распространены тензодатчики, у которых при внешнем воздействии изменяется активность сопротивления чувствительного элемента – тензорезисторы. Индуктивные датчики Индуктивные датчики применяются для преобразования в электрический сигнал небольших линейных и угловых перемещений. Простейший индуктивный датчик (называемый одно-контактным) представляет собой катушку индуктивности с железным сердечником и подвижным якорем, отделенным от сердечника воздушным зазором. При перемещении якоря изменяется сопротивление магнитной цепи датчика вследствие изменения воздушного зазора между статором и якорем (при вертикальном движении якоря) или площади воздушного зазора, (при горизонтальном движении якоря). Фотоэлектрические датчики Фотоэлктрические датчики (фотодатчики) используются в автоматике для преобразования в электрический сигнал различных неэлектрических величин: механических перемещений, скорости, размеров движущихся деталей, температуры, освещенности, прозрачности жидкой или газовой среды и т.д. Генераторные датчики К генераторным датчикам относятся: термоэлектрические, фотоэлектрические, пьезоэлектрические, тахометрические, индукционные, вентильные. Термоэлетрические датчики Из этой категории наибольшее применение имеет термопары, работающие на эффекте Зеебека и представляющие собой конструкцию из дух проводников со сваренным контактом на одном из концов и выполненных из разнородных металлов и сплавов. Согласно эффекту Зеебека при разности температур на концах проводников возникает электродвижущая сила, пропорциональная разности температур. Фотоэлектрические датчики Фотоэлектрические датчики или фотогальванические детекторы реализованы на контакте двух разнородных металлов, через которые протекает поток носителей заряда, возбужденный падающими фотонами. В фотогальваническом режиме могут работать упомянутые выше фотодиоды и фототранзисторы, а также фотоэмиссионные устройства типа фотоэлектронных умножителей, отличающиеся высочайшей чувствительностью вплоть до регистрации отдельных фотонов. Пьезоэлектрические датчики Пьезоэлектрические датчики используют специальные материалы, в которых приложенная механическая сила, деформирующая молекулярную решетку, вызывает появление разности потенциалов на его противоположных поверхностях. Тахометрические датчики Тахометрические датчики (тахогенераторы) применяются для преобразования в электрический сигнал частоты вращения подвижных частей ОУ. Тахогенератор представляет собой маломощную синхронную или асинхронную электрическую машину постоянного или переменного тока. Индукционные датчики угла Индукционные датчики угла преобразуют угол поворота в напряжение переменного тока, амплитуда или фаза которого пропорциональна углу поворота, и конструктивно являются электрическими индукционными микромашинами переменного тока. Чаще всего в качестве датчиков угла используют сельсины, вращающиеся трансформаторы, индукционные редуктосины и индуктосины 2.Цифровые модемы Цифровые модемы используют для передачи данных частоты (от 4 кГц до 1-2 МГц), что позволяет достигать скорости передачи данных до нескольких Мбит/с.. Низкие частоты при этом не используются, что позволяет вести телефонный разговор, не прерывая соединение. Для работы с цифровыми модемами на АТС должно быть установлено специальное оборудование, поэтому перед покупкой необходимо убедиться, что ваша АТС поддерживает эти услуги. Как правило, подключение невозможно, если на телефонной линии установлены уплотнители, спаренные телефоны или через нее проходит система охранной сигнализации. Для разделения сигналов телефона и модема обычно необходимо установить дополнительный частотный делитель: сплиттер или частотный микрофильтр. В некоторых случаях это потребует модификации телефонной проводки. В настоящее время доступны цифровые модемы нескольких стандартов: ADSL, VDSL, SHDSL, ISDN, HPNA, SDSL. Часто эти технологии объединяют под общим названием xDSL (Digital Subscriber Line - цифровая абонентская линия). ADSL (Asymmetric Digital Subscriber Line) Относительно дешевая технология, ориентированная на массового потребителя. Передача данных асимметрична, на входящий трафик отводится значительно больший частотный диапазон, чем на исходящий. Скорость передачи данных от пользователя в сеть составляет от 16 до 640 кбит/с., а скорость потока данных от сети к пользователю достигает нескольких Мбит/с. Это соответствует потребностям среднестатистического пользователя, для которого скорость входящего трафика более важна. Загрузка файлов и веб-сайтов происходит быстрее по сравнению с другими стандартами цифровых модемов, что делает технологию ADSL самой популярной и распространенной на сегодняшний день. Однако из-за разных скоростей каналов приема и передачи данных два ADSL-модема не могут соединяться напрямую друг с другом. Для простоты установки и совместимости с разными телефонными линиями модемы ADSL поддерживают два стандарта: G.dmt и G.lite. G.dmt обеспечивает большую скорость передачи данных (до 8.2 Мбит/с.) но при этом требует установки дополнительных устройств для разделения сигналов телефона и модема. G.lite позволяет достигать скоростей порядка 1.5 Мбит/с. и полностью совместим с обычным голосовым телефоном. Но во время работы скорость передачи данных может меняться в соответствии с состоянием телефонной линии. Кроме того, ADSL-соединение чувствительно к помехам, особенно от других линий цифровой связи, проходящих по тому же телефонному кабелю. Стандарт SDSL (Symmetric Digital Subscriber Line) Обеспечивает симметричную передачу данных со скоростью до 2 Мбит/с. и ориентирован на использование для доступа в интернет небольшими предприятиями. Недостатками SDSL-подключения являются плохая совместимость оборудования разных производителей и сравнительно низкая помехоустойчивость. В настоящее время большее распространение получил усовершенствованный вариант этой технологии - SHDSL. SHDSL В SHDSL для передачи данных используется общепринятый стандарт G.shdsl (Symmetric High-Bitrate Digital Subscriber Line), он позволяет достигать скоростей порядка 2.3 Мбит/с. Эта технология ориентирована прежде всего на достижение максимальной надежности канала обмена данных. В SHDSL применяется улучшенный способ обработки сигнала. Это гарантирует стабильность подключения и высокую устойчивость к помехам на линии. Несколько каналов связи SHDSL, размещенных в одном телефонном кабеле, не мешают друг другу. SHDSL обеспечивает наибольшую дальность линии связи среди всех цифровых модемов - порядка 6 км. Важным преимуществом технологии SHDSL является то, что скорость передачи данных не меняется в процессе работы. Это часто является необходимым условием для корпоративных пользователей. В отличие от ADSL-модема SHDSL-модем может работать в режиме клиента и сервера, что позволяет настраивать два SHDSL-модема для работы напрямую друг с другом без дополнительных коммутаторов. VDSL (Very High Speed Digital Subscriber Line) Технология VDSL (Very High Speed Digital Subscriber Line) нацелена на обеспечение передачи данных в пределах одного здания (максимальное расстояние 1.2-1.4 км). Она использует более высокий диапазон частот, что делает ее совместимой с ADSL и SHDSL. Таким образом, по одному телефонному проводу могут передаваться одновременно сигналы VDSL-модема, ADSL-модема и обычного голосового телефона. Малая дальность линии позволяет упростить и удешевить конструкцию VDSL-модема, при этом обеспечивая скорость порядка 18 Мбит/с. HPNA (Home Phoneline Networking Alliance) Технология HPNA (Home Phoneline Networking Alliance), так же, как и VDSL, служит для организации передачи данных внутри здания (скорость порядка 1 Мбит/с. на расстоянии около 400 м). Она полностью совместима с оборудованием ADSL и SHDSL, а также с обычной телефонией. Этот стандарт предъявляет низкие требования к линии: к одной шине можно подключить несколько абонентов, а в качестве линии связи использовать даже радиотрансляционную проводку. ISDN (Integrated Services Digital Network) ISDN (Integrated Services Digital Network) - группа стандартов, обеспечивающих скорость до 128 кбит/с. на цифровых АТС. На старой (аналоговой) АТС модем ISDN работать не будет. В подключение ISDN, как правило, входит целая группа услуг - доступ в интернет, один или более телефонных номеров, переадресация вызова, конференц-связь и другие. 3.Цифровые регуляторы        В системах автоматического регулирования управляющее устройство является регулятором, реализующим закон регулирования, который устанавливает зависимость между управляющим воздействием U и ошибкой (рассогласованием) , т.е. U=f( ).       В непрерывных системах широко используются пропорционально-интегрально-дифференциальные (ПИД) регуляторы, которые представляются следующим идеализированным уравнением:       где К - коэффициент передачи, Т1 - постоянная интегрирования, Т2 - постоянная дифференцирования.       Для малых периодов дискретизации Т это уравнение может быть преобразовано в разностное с помощью дискретизации, которая представляет замену производной разностью первого порядка, а интеграл суммой. Непрерывное интегрирование может быть представлено с помощью метода прямоугольников или трапеций. При использовании метода прямоугольников уравнение (3.l) в дискретной форме записывается в следующем виде:       В результате получим нерекуррентный алгоритм управления, в котором для вычисления суммы необходимо помнить все предыдущие значения сигнала ошибки  (k). Поскольку каждый раз значение управляющего сигнала U(k) вычисляется заново, этот алгоритм получил название позиционного.       Для реализации программ закона регулирования на ЭВМ более удобным является рекуррентный алгоритм. Этот алгоритм характеризуется тем, что для вычисления текущего значения управляющего сигнала U(k) используемся его предыдущее значение U(k-1) и поправочный коэффициент.       Для формирования рекуррентного алгоритма необходимо из сигнала U(k) вычесть сигнал U(k-1). Сигнал U(k-1) описывается следующим уравнением:       В результате вычитания из уравнения (3.2) уравнения (3.3) получим       В результате вычисляется только текущее приращение управляющего сигнала U(k)-U(k-1), и поэтому данный алгоритм называется скоростным.       Если для аппроксимации непрерывного интеграла использован метод трапеций, то из уравнения (3.1) получим следующее разностное уравнение:       Произведя вычитание из уравнения (3.4) соответствующего уравнения для U(k-1) получим второе рекуррентное соотношение:       Для малых периодов дискретизации Т коэффициенты g0, g1, g2       вычисляются с использованием параметров К, Т1 и Т2 аналогового ПИД-регулятора.