Схемотехника систем управления

Федеральное агентство по образованию Государственное образовательное учреждение высшего профессионального образования «Омский государственный технический университет» А.Н. Компанейц СХЕМОТЕХНИКА СИСТЕМ УПРАВЛЕНИЯ Конспект лекций Омск 2007 УДК 681.518.3.001.63(075) ББК 32.973-02 я 73 К63 Р е ц е н з е н т ы: Ю.П. Котелевский, канд., техн., наук; В.Е. Загребельный, канд., техн., наук Компанейц А.Н. К63 Схемотехника систем управления: Конспект лекций. - Омск: Изд-во ОмГТУ, 2007. - 104 В работе рассматривается состав и назначение микропроцессорных систем управления, основные положения параллельных и последовательных интерфейсов, примеры модулей систем управления применительно к интерфейсам МПИ и И41, применение цифровых микросхем в СУ. Представлены вопросы для самопроверки по каждому разделу. Конспект предназначен для студентов очного, очно-заочного, заочного и дистанционного обучения по специальностям: 220301 - "Автоматизация технологических процессов и производств" 220401 - "Мехатроника". Печатается по решению редакционно-издательского совета Омского государственного технического университета УДК 681.518.3.001.63(075) ББК 32.973-02 я 73 © А.Н. Компанейц © Омский государственный технический университет ВВЕДЕНИЕ Дисциплина "СХЕМОТЕХНИКА СИСТЕМ УПРАВЛЕНИЯ" относится к дисциплинам общеобразовательного цикла и направлена на обучение студентов проектированию микропроцессорных систем управления различного технологического оборудования и средств автоматизации. Данный конспект содержит необходимую информацию по изучению этой дисциплины. В конспекте содержатся сведения об интерфейсах, используемых при проектировании систем управления. В первой главе рассматриваются функции и задачи, решаемые МПСУ, обобщённая структурная схема системы управления, приводится состав технологического оборудования (управляемого объекта), назначение модулей микропроцессорной системы управления (МПСУ). Во второй главе рассматриваются теоретические основы интерфейсов МПСУ: термины и определения, методы обмена информацией. Третья и четвёртая глава посвящена рассмотрению отечественных стандартных параллельных магистральных интерфейсов МПИ и И41. Подробно рассматриваются основные положения данных интерфейсов. На примере этих интерфейсов в конспекте рассматриваются основные методы обмена (адресный и обмен в режиме прерывания программы), используемые при организации связей между ядром МПСУ и объектом управления, приводятся примеры структурных схем модулей связи с оператором и объектом управления. В пятой главе приводятся основные положения последовательного радиального интерфейса RS232C, используемого в МПСУ для связи с различными периферийными устройствами. Даются рекомендации по его применению. В шестой главе рассматривается «Интерфейс магистральный последовательный системы электронных модулей. ГОСТ 26765.52-87», применяемый для построения многопроцессорных систем распределённого управления. Седьмая глава посвящена рассмотрению вопросов практического применения цифровых микросхем малой и средней степени интеграции при проектировании модулей МПСУ. Представленный в конспекте лекций материал соответствует утверждённой рабочей программе и позволяет студенту самостоятельно подготовиться к выполнению курсового проекта по данной дисциплине. 1. Микропроцессорные системы управления 1.1. Задачи, решаемые МПСУ Функции МПСУ ТО можно определить через систему его необходимых внешних взаимодействий. Взаимодействие МПСУ с объектом-станком состоит в управлении формообразованием детали (геометрическая задача), в управлении дискретной автоматикой станка (логическая задача), в управлении рабочим процессом станка (технологическая задача). Взаимодействие с окружающей производственной средой (терминальная задача) проявляется через диалог с оператором и информационный обмен с управляющей ЭВМ более высокого ранга [1]. Геометрическая задача - получение изделия, соответствующего чертежу, посредством управления следящими приводами подач. Логическая задача - выполнение простых или циклических операций: зажим - разжим, подвод - отвод, переключения, пуск - останов, автоматическая смена инструмента и др., а также информационная поддержка выполненных операций. Технологическая задача присутствует лишь в тех случаях, когда основной рабочий процесс сам становится объектом управления с целью его поддержания или оптимизации. Примером оптимизируемых рабочих процессов может служить фрезерование на станках с адаптивными МПСУ, управление которыми состоит в изменении подачи и скорости резания с целью увеличения производительности, снижения приведенных затрат, повышения качества обработки. Терминальная задача - управление объектом и устройством в различных режимах, операции с управляющей программой и т.д., а также информационный обмен с ЭВМ при встраивании МПСУ в интегрированную пространственно распределённую систему управления. 10.1. Функции МПСУ Исходя из вышеназванных задач, можно сформулировать конкретные функции, которые выполняет МПСУ при управлении технологическим оборудованием. 1. Хранение программного обеспечения в постоянном запоминающем устройстве (ПЗУ). 2. Ввод и хранение управляющих программ (УП). В автономных МПСУ ввод осуществляется с перфоленты или по каналу от ЭВМ верхнего уровня. Может использоваться ручной ввод УП с пульта управления (ПУ) МПСУ. Память хранения УП должна быть энергонезависимой. 3. Реализация фиксированных и программно-технологических циклов, под которыми понимают повторяющиеся (стандартные) участки УП, что позволяет сократить трудоемкость программирования и объем УП. 4. Интерпретация кадра, под которой понимают проведение ряда предварительных процедур при отработке очередного кадра УП. Так, для обеспечения непрерывности контурного управления процедуры интерпретации (i+1)-кадра должны быть реализованы во время управления по i-кадру. 5. Интерполяция, под которой понимают получение с требуемой точностью координат промежуточных точек траектории движения по координатам крайних точек и заданной функции интерполяции. 6. Управление приводами подач рабочих органов станка. Данная задача сводится к организации следящих систем для каждой управляющей координаты. 7. Управление приводом главного движения, предусматривающее включение и отключение этого привода, стабилизацию скорости его вращения, а в некоторых случаях и управление углом поворота шпинделя станка как дополнительной управляемой координатой (доворот шпинделя для установки инструмента). 8. Логическое управление технологическими узлами и механизмами дискретного действия, входные сигналы которых производят операции типа “включено”, ”выключено”. 9. Смена инструментов. Эта задача включает поиск гнезда магазина с требуемым инструментом и его замену. 10. Коррекция размеров инструмента в УП. 11. Коррекция погрешностей механических элементов привода подач и погрешностей измерительных преобразователей. 12. Адаптивное управление в процессе обработки заготовок. 13. Автоматический контроль обрабатываемых заготовок на станке. 14. Обмен информацией с ЭВМ верхнего уровня и системой управления промышленным роботом (СУПР). 15. Управление автооператором, транспортными устройствами и средствами автоматизации. 16. Связь с оператором посредством пульта управления, дисплея, перфоратора ленточного (ПЛ), фотосчитывающего устройства (ФСУ), внешней памяти на магнитных лентах (НМЛ) и магнитных дисках (НМД). 17. Техническая диагностика МПСУ. 10.2. Структура МПСУ Конфигурация МПСУ, способного выполнять перечисленные функции, показана на рис. 1.1. На рисунке также показаны: силовое оборудование, управляемые исполнительные элементы ТО, датчики и измерительные преобразователи. Названные выше функции выполняются под управлением МП-модуля (модулей) либо управляющей микроЭВМ. Рассмотрим назначение модулей, входящих в МПСУ. Модули связи с оператором (МСО) предназначены для ввода/вывода управляющих программ, вывода информации о ходе технологического процесса на индикацию либо дисплей, а также для оперативного управления технологическим процессом. МСО обеспечивают связь с типовым набором терминальных устройств, в который входят: пульт оператора, пульт инженера, дисплей, перфоратор ленточный, фотосчитывающее устройство, устройства ввода/вывода на гибких и жёстких магнитных дисках. Рис. 1.1. Структурная схема МПСУ и состав управляемого ТО Модуль связи с ЭВМ верхнего уровня предназначен для обеспечения возможности встраивания УЧПУ в систему управления ГПС. Модуль осуществляет функциональное и электрическое согласование сигналов, а также преобразование параллельных кодов микроЭВМ УЧПУ в последовательные коды канала связи и обратные преобразования. В качестве каналов связи используются стандартные последовательные интерфейсы С2 (аналог RS 232), ИРПС, магистральный последовательный интерфейс системы электронных модулей. По каналам связи с ЭВМ верхнего уровня обычно передаётся диагностическая информация о ходе технологического процесса и оборудования, статистическая информация, а также новые управляющие программы в МПСУ при изменении типа обрабатываемых деталей. Модуль связи с СУ промышленного робота выполняет функции формирования интерфейса разработчика. Он может быть аналогичен модулю связи с ЭВМ верхнего уровня либо иным, если СУ ПР не имеет стандартного выхода для встраивания в СУ ГПС. Модули управления приводами (модули ЦАП с гальванической развязкой в цифровой части) формируют аналоговые сигналы задания для комплектных следящих приводов. Выдаваемые сигналы (обычно Uзад= 010 В) определяют направление и скорость перемещения по координатам. Комплектные следящие привода обеспечивают управление электродвигателями переменного или постоянного тока соответствующих координат ТО. Количество модулей определяется числом управляемых координат и конструктивными особенностями модулей. Модули измерительных преобразователей предназначены для преобразования информации, поступающей от датчиков положения механизмов ТО (геометрическая информация), в цифровой код микроЭВМ МПСУ. Модули замыкают обратные связи по положению следящих систем приводов соответствующих координат. Наибольшее применение в МПСУ нашли различные индукционные датчики (линейные и круговые индуктосины, вращающиеся трансформаторы, сельсины), а также фотоэлектрические (импульсные, кодовые, растровые) датчики положения. Число модулей определяется числом управляемых координат. Модули вывода управляющих сигналов предназначены для формирования дискретных сигналов типа "вкл/выкл" на различные исполнительные устройства технологического оборудования, например электромагнитные муфты коробки скоростей; электромагнитные клапаны управления в пневмо- и гидросистеме; электродвигатель насоса охлаждения; привод автооператора смены инструмента; приводы различных средств автоматизации вспомогательных операций. Модули гальванически развязывают и согласуют по уровням напряжений и токов сигналы МПСУ с сигналами управления исполнительными силовыми устройствами. Сигналы управления с модулей передаются на исполнительные элементы через стойку силового управления, где располагаются промежуточные реле, пускатели, защита, автоматы и т.п. Модули ввода дискретных сигналов (сигналов типа "ДА/НЕТ") гальванически развязывают и согласуют сигналы микроЭВМ с сигналами, приходящими от различных датчиков технологического оборудования. К таким датчикам относятся: конечные выключатели крайнего положения механизмов перемещения по координатам; датчики безопасности, ограничивающие рабочую зону ТО; датчики положения и очувствления автооператора смены инструмента; датчики реле давления в пневмо- и гидросистеме; органы управления на пульте ТО (кнопки, переключатели и т.п.). Модули выходных и входных дискретных сигналов могут выполняться как совмещённые модули электроавтоматики. В качестве гальванической развязки в настоящее время наиболее часто используются различные оптронные элементы и реле. Количество модулей в конкретном МПСУ определяется числом входных и выходных сигналов связи с ТО. Число входов и выходов обычно кратно 8 (например, 8, 16, 32). Модули адаптивного управления - это многоканальные аналого-цифро-вые преобразователи. Они предназначены для преобразования аналоговых сигналов (Uвх=010 В), приходящих от адаптивных датчиков, в цифровой код и передачи их в микроЭВМ МПСУ. В модулях обеспечивается гальваническая развязка аналоговой и цифровой части. В качестве датчиков используются: силомоментные, формирующие сигналы пропорциональные моменту, возникающему в процессе обработки детали; датчики тока (мощности) электродвигателя шпинделя; датчики контроля и диагностики инструмента (акустические, индуктивные, емкостные и др.); датчики контроля и диагностики технологического оборудования (измерительные головки, устанавливаемые вместо инструмента, датчики активного контроля деталей). Модули замыкают обратные связи соответствующих контуров адаптивного управления. МПСУ становится адаптивной только при наличии соответствующего программного обеспечения. Использование адаптивного управления позволяет существенно повысить точность обработки изделий на технологическом оборудовании. 1.4. Контрольные вопросы по разделу 1. Определения задач, решаемых МПСУ. 2. Функции МПСУ. 3. Функции, относящиеся к геометрической задаче. 4. Функции, относящиеся к логической задаче. 5. Функции, относящиеся к технологической задаче. 6. Функции, относящиеся к терминальной задаче. 7. Состав МПСУ. 8. Модули МПСУ, используемые в качестве управляющих. 9. Назначение модулей связи с ЭВМ верхнего уровня и СУ ПР. 10. Назначение модулей связи с оператором. 11. Назначение модулей связи с технологическим оборудованием. 12. Состав управляемого ТО. 13. Назначение силовой стойки. 14. Назначение комплектных следящих приводов. 15. Типовые значения входных аналоговых сигналов, используемые для модулей адаптивного управления. 16. Типовые значения выходных аналоговых сигналов, используемые для модулей управления приводами. 17. Датчики положения. 18. Датчики используемые для адаптивного управления. 19. Типы исполнительных устройств. 20. Датчики "включено/выключено". 2. Основные вопросы организации системных интерфейсов 2.1. Термины и определения, используемые в интерфейсах Все модули управляющих МПС объединяются в заданную структуру с помощью цепей передачи электрических сигналов. Совокупность этих цепей должна отвечать трем требованиям согласования: функциональному, электрическому и механическому [2]. Функциональная совместимость всех частей системы требует выработки обменивающимися устройствами определенных сигналов управления и синхронизации, необходимых для передачи информации. Электрическая совместимость предполагает наличие в передающих и принимающих устройствах схем, обеспечивающих выработку и прием сигналов заданного уровня и мощности. Механическая совместимость обеспечивается использованием определенных типов конструкций, разъемов, кабелей и т.п. В функции интерфейса входят дешифрация адресов устройств, синхронизация обмена информацией, согласование форматов слов, электрическое и временное согласование сигналов и некоторые другие. Интерфейсы стандартизованы. Под стандартным интерфейсом понимается совокупность унифицированных аппаратных, программных и конструктивных средств, необходимых для взаимодействия различных функциональных компонентов в системах при условиях, предписанных стандартом и направленных на обеспечение функциональной, электрической и конструктивной совместимости вплоть до нагрузочной способности линий и нумерации контактов разъемов (ОСТ 25955-81). Интерфейсы, в которых каждый бит информации и сигнал управления передаются по отдельному проводнику (линии связи), называются параллельными. Если все, либо большинство информационных разрядов и управляющих воздействий передаются последовательно по одной либо нескольким линиям связи, то интерфейс является последовательным. Совокупность линий связи, однородных по функциональному назначению передаваемой информации и (или) сигналов управления, называются шиной интерфейса. Под линией связи подразумевается проводник, физически соединяющий источники и приемники сигнала. Среди устройств, подключаемых к интерфейсу, различают пассивные (исполнители) и активные (задатчики). Активным (задатчиком) называется устройство, потенциально способное быть ведущим, а пассивным (исполнителем) - устройство, способное быть только ведомым. Ведущим называется устройство, управляющее обменом информации, ведомым - устройство, с которым происходит обмен под управлением ведущего. Основными составными элементами интерфейса являются протокол обмена и аппаратная часть. Аппаратная часть интерфейса реализуется на основе линий связи и логических узлов, входящих в каждое подключаемое к нему устройство. Протоколом обмена называется совокупность правил обмена информацией между устройствами, подключаемыми к интерфейсу, и определяется временными диаграммами. 2.2. Характеристики и классификация интерфейсов К основным характеристикам интерфейсов относят: • функциональное назначение; • тип организации связей; • принцип обмена информацией; • способы передачи данных; • режимы обмена; • количество линий связи для передачи данных, адресов, команд; • длина линий связи; • быстродействие приёмопередающих устройств и пропускная способность линий связи; • число подключаемых устройств; • тип линий связи. По функциональному назначению интерфейсы можно подразделить на магистральные (внутримашинные) - МПИ, Q-bus, внешние интерфейсы периферийных устройств - КОП, ИРПР, ИРПС, С-2, RS-232С, системные (интерфейсы локальных сетей) - И-41, MULTIBUS, Р-802. По типу организации связей интерфейсы подразделяют на магистральные, радиальные, древовидные, радиально-магистральные. По принципу обмена информацией различают интерфейсы с параллельной (ИРПР), последовательной (ИРПС) и параллельно-последовательной передачей информации (КОП). По режиму обмена информацией - интерфейсы с симплексным, полудуплексным, дуплексным и мультиплексным режимом обмена. При симплексном режиме лишь один из двух абонентов может инициировать в любой момент времени передачу информации по интерфейсу. Абонент А Абонент В При полудуплексном режиме любой абонент (из двух) может начать передачу информации другому абоненту, если линия связи интерфейса при этом оказывается свободной. Возможна организация полудуплексного режима с применением отдельных линий связи для каждого направления передачи информации. Интерфейс для реализации данного режима должен иметь средства для переключения направления передачи. Абонент А Абонент В При дуплексном режиме каждый из двух абонентов может начать передачу информации другому в произвольный момент времени. Абонент А Абонент В В случае связи нескольких абонентов используется магистральный канал, котором в каждый момент времени связь может быть осуществлена между парой абонентов либо одним и всеми в любом, но единственном направлении от одного из абонентов к другому либо от одного ко всем. Магистральная линия связи Абонент А Абонент В Абонент N По способу передачи информации во времени различают интерфейсы с синхронной передачей и асинхронной передачей информации. 2.3. Управление обменом в системных интерфейсах Во всех современных микроЭВМ используется три способа передачи данных: программно-управляемая передача, передача в режиме прерывания программы, прямой доступ к памяти. Программно-управляемая передача данных Программно-управляемая передача данных производится между процессором и внешними устройствами. Отличием такого обмена является использование процессором специальных команд, инициирующих этот обмен, следовательно, инициатором обмена всегда является процессор. К внешним устройствам процессор адресуется (в зависимости от принятого в данной микроЭВМ способа) либо как к ячейкам памяти, либо с помощью специальных команд. Различают синхронный и асинхронный обмен под управлением программы. Синхронная передача характерна для периферийных устройств, для которых известны временные соотношения. Устройство должно быть готово к приему/передаче данных за время выполнения определенных команд процессора. Синхронная передача реализуется при минимальных затратах программных и аппаратных средств. Структурная схема реализации синхронного обмена приведена на рис. 2.1. При выполнении процессором команды ввода выдается адрес (ADR) первого устройства, которое выбирается через дешифратор (DC). На линию SI выдается активный фронт строба ввода, отпирается буфер (BF1) и данные из регистра периферийного устройства (RG1) попадают на шину данных (DAT), а оттуда - в регистр процессора. Когда производится вывод данных во второе устройство, содержимое регистра процессора поступает на шину данных, адрес устройства дешифрируется, и сигнал с выхода дешифратора отпирает выходной буфер (BF2). Информация с шины данных фиксируется в выходном регистре (RG2) второго устройства стробом выхода SO. Рис. 2.1. Синхронный параллельный обмен Современные микроЭВМ располагают очень широкой номенклатурой периферийных устройств, имеющих значительный разброс по быстродействию, поэтому реализация синхронного способа обмена требует либо введения для каждого устройства своих команд ввода/вывода, либо реализации команд ввода/вывода, ориентированных на самое медленное внешнее устройство. Кроме того, при выполнении синхронной передачи нужно быть уверенным, что устройство готово к работе. Все это ведет к аппаратной или временной избыточности, которые перекрывают достоинства синхронного способа обмена. Поэтому в настоящее время шире распространен асинхронный способ обмена. При асинхронном типе передачи данных процессор перед выполнением операции ввода/вывода проверяет состояние внешнего устройства, активизирует его (если устройство готово), передает или принимает данные, получая от устройства сообщения об исполнении, и снова устанавливает устройство в пассивное состояние. Схема реализации асинхронной передачи данных приведена на рис. 2.2. Рис. 2.2. Асинхронный параллельный обмен Для выполнения команды ввода информации процессором выдается адрес триггера состояния (TS), производится чтение и анализ его значения с целью установления готовности устройства к передаче данных (RDY1). Если устройство готово, то процессор выставляет на адресную шину адрес регистра данных (RG) и при появлении сигнала на линии RDY читает данные с шины DAT1 во внутренние регистры. При асинхронной передаче хорошо согласуются различия в скорости работы периферийных устройств и процессора. Недостатком такой передачи является вынужденное ожидание процессором готовности устройства к работе. Программно-управляемый обмен является простейшим, но во многих случаях не самым эффективным в силу присущих ему недостатков. Обмен в режиме прерывания программы Суть этого способа заключается в том, что внешнее устройство для инициализации обмена вырабатывает специальный сигнал, называемый запросом на прерывание. Получив такой запрос, процессор заканчивает выполнение текущей команды, запоминает свое состояние и переходит к подпрограмме обслуживания прерывания. В микропроцессорах чаще всего используются два метода реализации процедуры прерывания: прерывание с опросом и прерывание по вектору. В первом случае с помощью технических или программных средств производится поочередный опрос всех периферийных устройств, пока не обнаружиться устройство, запросившее прерывание. Приоритет устройства определяется его методом в последовательности опроса. В случае прерывания по вектору управление по запросу непосредственно передается на подпрограмму обслуживания. Так как в данном случае опроса не требуется, время реализации прерывания меньше, чем при реализации процедуры опроса. Самым простым методом реализации обслуживания прерывания является программный опрос (рис. 2.3). Триггеры прерывания всех устройств (Т) в этом случае соединены с одной линией запроса прерывания (INR) процессора. При обработке прерывания триггер каждого устройства опрашивается по шине данных (DAT). Опрос осуществляется в соответствии с программно реализуемой последовательностью путем обращения по заданным (ADR) и выбора соответствующего устройства через дешифратор (DC). Для чтения бита состояния прерывания может использоваться строб чтения состояния (RDS), выбираемый процессором. При обнаружении устройства, выставившего запрос, процессор переходит к подпрограмме обслуживания прерывания и через буфер (BF), используя строб чтения (RD), читает информацию из устройства. Метод опроса по "дейзи-цепочке" легко реализуется и при помощи аппаратных средств, например, с использованием дейзи-цепочки. В этом случае, описанная выше процедура программного опроса, выполняется при помощи жесткой логики. На рис. 2.4 приведена схема реализации такой системы. В отличие от программного опроса вместо линий выбора устройств используются входная (IAKI-INPUT) и выходная (IAKO-OUT) линии подтверждения прерывания и линии разрешения передачи данных (STBi). При возникновении запроса на прерывание INR сигнал подтверждения прерывания IAKI поступает в первое устройство, расположенное ближе всех по дейзи-цепочке к процессору и обладающее наивысшим приоритетом. Рис. 2.3. Организация программного опроса Рис. 2.4. Организация опроса по "дейзи-цепочке" Если запрос поступил от этого устройства, то вырабатывается сигнал разрешения передачи данных STB1 и блокируется распространение сигнала подтверждения прерывания по линии IAKO. В противном случае устройство 1 передает этот сигнал в устройство 2. Процедура повторяется до тех пор, пока не будет обнаружено устройство, выставившее запрос на прерывание. Обнаруженное устройство идентифицируется по шине данных, после чего оно посылает информацию, необходимую для работы соответствующей подпрограммы прерывания. Общая схема реализации прерывания по вектору приведена на рис. 2.5 для одного устройства. Рис. 2.5. Прерывание по вектору В ответ на запрос на прерывание INR сигнал подтверждения прерывания IAK отпирает буфер (BFV), и на шину данных выдается вектор прерывания (VECT), который представляет собой специальный код идентификации и рассматривается процессором как адрес ячейки памяти, в которой записан начальный адрес подпрограммы обработки прерывания. Данные от обслуживаемого устройства передаются в шину данных через буфер (BFD). Устройства с прерыванием программы по вектору могут быть объединены по дейзи-цепочке. Многоуровневые прерывания Многие современные микроЭВМ имеют две и более линий прерывания, по которым могут быть организованы приоритетные цепи. В свою очередь, между входами прерывания процессора, также существует распределение приоритетов. Многоуровневые прерывания (прерывание прерывания) возможны во многих процессорах при использовании флажков для маскирования и демаскирования отдельных уровней. Такая возможность успешно используется в системах, где применяются периферийные устройства, как с низким, так и с высоким быстродействием. Число уровней прерываний определяется числом входных линий запроса прерывания и глубиной стековой памяти для сохранения состояния процессора. Поскольку в режиме прерывания обмен производится под управлением программы, то он также является программно управляемым обменом. При передаче данных в режиме прерывания программы для обмена требуется прекратить выполнение основной программы процессора, запомнить текущее состояние и перейти к подпрограмме обслуживания прерывания, после выполнения которой необходимо восстановить состояние процессора. При интенсивном потоке внешних запросов на обслуживание, что особенно характерно для систем сбора и обработки данных, обмен в режиме прерывания приводит к значительным задержкам в выполнении основной программы. Поэтому для внешних устройств, для которых характерным является интенсивный обмен данными с системной памятью микроЭВМ, наиболее эффективен обмен в режиме прямого доступа к памяти. Прямой доступ к памяти В случае передачи данных в режиме прямого доступа к памяти (ПДП) внешнее устройство связано с памятью непосредственно, минуя внутренние регистры процессора. В процессорах с возможностью ПДП имеется специальный вход запроса прямого доступа (DMR), который активизируется внешним устройством для выполнения передачи данных. При поступлении запроса на ПДП процессор завершает выполнение текущей команды, блокирует свои шины данных, адреса и вырабатывает сигнал разрешения прямого доступа (DMG), который воспринимается устройством, запросившим ПДП. Процессор после этого переходит в состояние ожидания, а управление передачами информации по шине адреса и шине данных возлагается на контроллер устройства, захватившего шины. Контроллер ПДП становится активным устройством в интерфейсе. В случае передачи блока данных контроллер должен обеспечить выдачу начального адреса, переадресацию памяти после передачи каждого информационного слова и подсчет числа передаваемых слов. Передача управления обменом процессору после завершения процедуры ПДП выполняется в одних случаях снятием сигнала запроса DMR, в других случаях - при помощи прерывания. Контроллеры ПДП выполняются в виде программируемых БИС. Перед началом работы системы контроллер ПДП должен быть инициализирован: с помощью сигнала RESET обнуляется счетчик числа передаваемых слов; в соответствующие регистры заносятся начальный адрес зоны памяти для прямого доступа и число передаваемых слов. Обращение к регистрам контроллера ПДП производится процессором так же, как к регистрам внешних устройств в режиме программного обмена по заданным адресам. Контроллеров ПДП в системе может быть несколько. В этом случае они объединяются, например, дейзи-цепочкой. В таблице 2.1 представлены инициаторы обмена и управляющие (активные) устройства в рассмотренных выше режимах. Таблица 2.1 Режим обмена Инициатор обмена Устройство, управляющее обменом Программно-управляемая передача данных (адресный обмен) Процессор Процессор Обмен в режиме прерывания программы Внешнее устройство Процессор Прямой доступ к памяти Контроллер ПДП внешнего устройства Контроллер ПДП внешнего устройства 2.4. Контрольные вопросы по разделу 1. Определение функциональной (информационной) совместимости частей системы. 2. Определение электрической совместимости частей системы. 3. Определение механической совместимости частей системы. 4. Определение стандартного интерфейса. 5. Определение параллельного интерфейса. 6. Определение последовательного интерфейса. 7. Определение шины интерфейса. 8. Определение активного устройства. 9. Определение пассивного устройства. 10. Определение ведущего устройства. 11. Определение ведомого устройства. 12. Определение протокола обмена. 13. Характеристики интерфейса. 14. Классификация интерфейсов. 15. Понятие симплексного обмена. 16. Понятие полудуплексного обмена. 17. Понятие дуплексного обмена. 18. Понятие магистрального канала. 19. Понятие радиального канала. 20. Программно-управляемая передача данных. 21. Синхронная передача данных. 22. Асинхронная передача данных. 23. Обмен в режиме прерывания программы. 24. Организация программного опроса. 25. Организация опроса по "дейзи-цепочке". 26. Прерывание по вектору. 27. Понятие адреса вектора прерывания. 28. Многоуровневые прерывания. 29. Прямой доступ к памяти. 30. Контроллер прямого доступа к памяти. 31. Инициаторы обмена и управляющие обменом устройства в различных режимах. 3. Интерфейс магистральный параллельный 3.1. Назначение, принцип действия, основные характеристики Интерфейс магистральный параллельный (МПИ) предназначен для обеспечения информационной, электрической и механической совместимости электронных модулей проектируемых микропроцессорных устройств [3]. Все ячейки памяти и регистры подключаемых к интерфейсу устройств в совокупности составляют единое адресное пространство. Активный уровень сигналов в интерфейсе низкий (логическая единица "1" - низкий уровень), пассивный уровень высокий (логический ноль "0" - высокий уровень). Передача адреса и данных осуществляется по мультиплексированной шине адреса/данных (АД) с разделением во времени. Обмен информацией по шине может осуществляться в одном из следующих режимов: в режиме адресного (программного) одиночного или блочного обмена, в режиме прерывания программы и передачи управления. Частным случаем режима передачи управления является обмен в режиме прямого доступа к памяти. Единое максимальное адресное пространство может составлять 16 Мб с кратностью 64 Кб. Для адресации регистров устройств используется 8 Кб адресного пространства, которое представляется разрядами А12-А00. При этом остальные разряды адреса А23-А13 должны быть равны "1". Форматы адресов памяти и устройств ввода/вывода представлены на рис. 3.1. Рис. 3.1. Формат адреса ячеек памяти и регистров устройств Информация по шине АД должна передаваться в двоичном позиционном коде. Формат передаваемой информации представлен на рис. 3.2. Скорость передачи составляет 2 Мб/c при одиночном и 5.6 Мб/с при блочном обмене. В структуру шин интерфейса входят двунаправленная мультиплексированная шина АД и шина управления. Состав линий связи интерфейса представлен в табл. 3.1, номера контактов соединителя и соответствующие им сигналы - в табл. 3.2. Рис. 3.2. Формат передаваемой информации по шине АД Таблица 3.1 Наименование линий связи (сигналы) Обозначение линий (сигналов) Число линий Линии передачи адреса и данных /АД15-/АД00 16 Расширение адреса /AP23-/AP16 0-8 Чтение данных /ДЧТ 1 Запись данных /ДЗП 1 Ответ устройства /ОТВ 1 Признак “Запись-байт” /ПЗП 1 Выбор устройства /ВУ 1 Признак “Блочный обмен - регенерация” /РГН 1 Запрос магистрали /ЗМ 1 Дополнительный запрос магистрали /ЗМД 1 Разрешение на захват магистрали /РЗМ 1 Дополнительное разрешение на захват магистрали /РЗМД 1 Подтверждение запроса /ПЗ 1 Запрос на прерывание /ЗПР4 1 Запрос на прерывание /ЗПР5-/ЗПР7 0 - 3 Разрешение прерывания /ПРР4 1 Разрешение прерывания /ПРР5 - /ПРР7 0 - 3 Прерывание по внешнему событию /ПВС 1 Установка /УСТ 1 Останов /ОСТ 1 Авария сетевого питания /АСП 1 Авария источника питания /АИП 1 Рассмотрим назначение линий связи. 1. Линии АД15-АД00 шины АД используются: - ведущим - для передачи адреса при выборе ведомого; - ведущим или ведомым - для передачи данных; - устройствами, получившими разрешение на прерывание, для передачи вектора прерывания процессору. 2. Линии АР23-АР16 используются для расширения адресного пространства при передаче адреса. 3. Сигнал ОБМ на линии "Синхронизация обмена" вырабатывается ведущим. Передний фронт этого сигнала служит признаком выдачи адреса на шину АД. Сигнал ОБМ сохраняет активный уровень до окончания текущего цикла обращения к шине. Таблица 3.2 Расположение сигналов МПИ в 96-выводном соединителе типа СНП-59 МПИ (А) Наименование сигнала МПИ (В) Наименование сигнала МПИ (С) Наименование сигнала 1 ЗЕМЛЯ 1 ЗЕМЛЯ 1 ПИТАНИЕ +5 В 2 ЗЕМЛЯ 2 ЗЕМЛЯ 2 ПИТАНИЕ +5 В 3 РЕЗ (-12В) 3 РЕЗ 3 МПИ ДЗП 4 МПИ ЗПР5 4 РЕЗ 4 МПИ ОТВ 5 МПИ ЗПР6 5 РЕЗ 5 МПИ ДЧТ 6 МПИ АР16 6 РЕЗ 6 МПИ ОБМ 7 МПИ АР17 7 РЕЗ 7 МПИ ПЗП 8 РЕЗ 8 РЕЗ 8 МПИ ЗПР4 9 ПРЕЗ (РАБ) 9 РЕЗ 9 МПИ ПРРП 10 РЕЗ 10 РЕЗ 10 МПИ ПРРИ 11 ТРЕЗ1 11 РЕЗ 11 МПИ ВУ 12 ТРЕЗ1 12 РЕЗ 12 МПИ РЗМП 13 МПИ ЗМ 13 РЕЗ 13 МПИ РЗМИ 14 МПИ ОСТ 14 РЕЗ 14 МПИУСТ 15 МПИ РГН 15 РЕЗ 15 МПИ АД 00 16 ПРЕЗ1 16 ПРЕЗ3 16 МПИ АД 01 17 МПИ АИП 17 РЕЗ 17 МПИ АД 02 18 МПИ АСП 18 РЕЗ 18 МПИ АД 03 19 МПИ АР18 19 РЕЗ 19 МПИ АД 04 20 МПИ АР19 20 РЕЗ 20 МПИ АД 05 21 МПИ АР20 21 РЕЗ 21 МПИ АД 06 22 МПИ АР21 22 РЕЗ 22 МПИ АД 07 23 РЕЗ 23 РЕЗ 23 МПИ АД 08 24 ТРЕЗ2 24 РЕЗ 24 МПИ АД 09 25 ТРЕЗ2 25 РЕЗ 25 МПИ АД 10 26 МПИ ПЗ 26 РЕЗ 26 МПИ АД 11 27 МПИ ЗПР7 27 РЕЗ 27 МПИ АД 12 28 МПИ ПВС 28 РЕЗ 28 МПИ АД 13 29 ПРЕЗ2 29 ПРЕЗ 4 29 МПИ АД 14 30 ПИТАНИЕ +12В 30 РЕЗ 30 МПИ АД 15 31 ЗЕМЛЯ 31 РЕЗ (+12 В бат) 31 ПИТАНИЕ +5 В 32 ЗЕМЛЯ 32 РЕЗ (+5 В бат) 32 ПИТАНИЕ +5 В 4. Передний фронт сигнала ДЧТ на линии "Чтение данных" используется ведущим для извещения ведомого о готовности к приему, а задний фронт - о приеме данных с линий АД. 5. Сигналом ДЗП на линии "Запись данных" ведущий извещает ведомого о выдаче данных на линии АД. 6. Сигналом ОТВ ("Ответ устройства") ведомый извещает ведущего: - при записи - о приеме данных с линий АД (в ответ на сигнал ДЗП); - при чтении - о выдаче данных на линии АД (в ответ на сигнал ДЧТ). 7. Сигнал ПЗП на линии “Запись-байт” выдается ведущим: - при передаче адреса - для предварительного оповещения ведомого о направлении предстоящей передачи данных ("1" при записи и "0" при чтении); - при обмене данными - в качестве признака передачи данных ("1" при передаче байта и "0" - слова); - при блочной записи - как признак записи в течение всего цикла записи. 8. Сигнал ВУ на линии "Выбор устройства" используется: - в качестве признака обращения к адресуемым регистрам периферийных устройств; - в качестве признака чтения при блочном чтении. 9. Сигналом ЗМ на линии "Запрос магистрали" активное устройство извещает процессор о необходимости произвести захват магистрали для выполнения адресного обмена. 10. Сигналом РЗМ на линии "Разрешение на захват магистрали" процессор извещает активное устройство, выставившее сигнал ЗМ, о возможности захвата магистрали для выполнения адресного обмена. В каждом устройстве входной сигнал обозначается РЗМП (приёмник) и РЗМИ (источник). 11. Допускается вводить дополнительные сигналы ЗМД и РЗМД, по функциональному назначению аналогичные ЗМ и РЗМ. При этом процессор должен программно маскировать сигналы ЗМ или ЗМД и не выдавать разрешение на захват магистрали по двум запросам одновременно. 12. Сигнал ПЗ на линии "Подтверждение запроса" устанавливается активным устройством, выставившим сигнал ЗМ, после получения РЗМ. Устройство, установившее этот сигнал, становится ведущим на магистрали. 13. Сигналом ЗПР4 на линии "Запрос на прерывание" периферийное устройство извещает процессор о необходимости прерывания текущей программы. Сигналы (линии) ЗПР5-ЗПР7 имеют аналогичное функциональное назначение. Число используемых линий ЗПР определяется типом процессора. 14. Сигналом ПРР4 на линии "Разрешение прерывания" процессор разрешает периферийному устройству, запросившему прерывание, выдать на линии АД адрес вектора прерывания. 15. Передний фронт сигнала ПВС на линии "Прерывание по внешнему событию" вызывает прерывание любой выполняемой процессором текущей программы и программы обработки внешнего прерывания. Этот сигнал не должен вызывать прерывание программы по сигналам аварии питания (АСП или АИП) с переходом по фиксированному адресу вектора на процедуру обработки этого прерывания. Допускается программное маскирование сигнала ПВС. 16. Сигнал УСТ на линии "Установка" выдается: - с пульта по команде оператора (при необходимости); - процессором при аварии электропитания или выполнении команды перевода системы в исходное состояние. По сигналу УСТ все устройства, кроме процессора, приводятся в исходное состояние. 17. Сигнал ОСТ на линии "Останов" прекращает выполнение программы и переводит процессор в режим связи с пультовым терминалом. 18. Сигналом АСП на линии "Авария сетевого питания" блок питания извещает процессор о том, что напряжение первичной системы электроснабжения не соответствует нормам, а сохранение требуемых параметров постоянного напряжения гарантируется не более 4 мс. 19. Сигналом АИП на линии "Авария источника питания" блок питания извещает все устройства о предстоящем выходе параметров постоянного питающего напряжения за допустимые пределы. 20. Сигнал РГН на линии "Блочный обмен-регенерация" вырабатывается ведомым в качестве признака способности к выполнению блочного чтения или блочной записи. В этом случае сигнал РГН повторяет сигнал ОТВ при передаче каждого слова в блоке, за исключением последнего. Отсутствие последнего сигнала РГН является признаком того, что счетчик адресов ведомого заполнен и он может принять (передать) дополнительно только одно слово. Признак необходим при работе с ведущим, способным на передачу блоков большего размера, чем ведомый. Допускается использовать РГН в качестве сигнала выполнения цикла регенерации динамической оперативной памяти. В этом случае сигнал РГН вырабатывается процессором или другим активным устройством. 3.2. Одиночный адресный обмен Одиночный адресный обмен осуществляется между ведущим (например, процессором) и ведомым (например, памятью или периферийным устройством). Схема организации адресного обмена представлена на рис. 3.3. Рис. 3.3. Схема организации адресного обмена При адресном вводе или выводе информации в каждом цикле ведущий назначает ведомого, реализуя процедуру, которая осуществляется в следующей последовательности (рис. 3.4, 3.5): - на линиях АД и при расширенном адресе на линиях АР ведущий устанавливает адрес, определяющий ведомого, сигнал /ПЗП ("1"- при записи, "0"- при чтении) и сигнал /ВУ ("1"- при обращении к регистрам периферийных устройств, "0" - при обращении к внутренней памяти); - через 150 нс min ведущий устанавливает сигнал ОБМ; - устройства, имеющие дешифратор адреса, за время не более 75 нс считывают и затем опознают адрес с линий АД, АР. Опознавшее адрес устройство после появления сигнала /ОБМ становится ведомым; - завершая адресную часть цикла, ведущий снимает адрес с линий АД и АР, сигнал /ВУ и, если предстоит запись слова, сигнал /ПЗП. Ведомый назначен. Ведущий и ведомый готовы к выполнению непосредственно процедуры обмена (чтения или записи). Процедура чтения выполняется ведущим в соответствии с временной диаграммой, представленной на рис. 3.4, в следующей последовательности: - ведущий устанавливает сигнал на линии /ДЧТ, сообщая ведомому о том, что он готов читать данные; - ведомый в ответ на сигнал /ДЧТ устанавливает сигнал /ОТВ и данные на линиях АД15 - АД00; - ведущий принимает данные с линий АД и сбрасывает сигнал /ДЧТ; - ведомый после снятия ведущим сигнала ДЧТ сбрасывает данные с линий АД и сигнал /ОТВ; - ведущий, завершая процедуру чтения данных, сбрасывает сигнал /ОБМ. Рис. 3.4. Адресный обмен (чтение) * - сигнал, уровень которого в данный момент не имеет значения; ** - сигнал устанавливается при обмене байтами Рис. 3.5. Адресный обмен (запись) На рис. 3.6 приведен пример реализации процедуры чтения из регистра данных (РД) информации, которая записана с периферийного устройства (ПУ). Реализуется процедура следующим образом. Ведущий на линии АД12-АД00 выставляет адрес регистра РД и сигнал /ВУ. Адрес проходит через шинные формирователи (ШФ) всех устройств, подключённых к интерфейсу, и поступает на дешифраторы адреса (ДА). В исходном состоянии ШФ включены на вывод информации. На ДА поступает также и сигнал /ВУ, разрешающий дешифрацию адреса. На выходе ДА устройства, в котором адрес, выставленный ведущим, совпал с адресом, заданным для данного устройства, формируется сигнал активного уровня (на схеме - РД). Ведущим устанавливается сигнал /ОБМ, по которому адрес устройства в виде сигнала РД записывается в регистр адреса (РА). Ведущий сбрасывает адрес с линий АД12-АД00 и сигнал /ВУ. Активный уровень сигнала РД на выходе Q регистра адреса открывает схему & и назначает ведомым данное устройство. Дальнейшие действия ведущего в этой процедуре относятся только к назначенному ведомому. Ведущий устанавливает сигнал /ДЧТ, который проходит через схему &, схему задержки, формируя сигнал ответа периферийного устройства /ОТВ. Одновременно сигнал с выхода схемы & поступает на входы DCE шинных формирователей ШФ и переключает их на ввод данных. Данные, записанные в регистре данных РД, проходят через ШФ и поступают на линии АД15-АД00. Ведущий принимает данные и сбрасывает сигнал /ДЧТ. Сброс сигнала /ДЧТ приводит к снятию сигнала /ОТВ и переключению ШФ в исходное состояние. Ведущий после снятия сигнала /ОТВ ведомым сбрасывает сигнал /ОБМ, завершая процедуру чтения информации из регистра данных. Сигнал РД будет сброшен в следующем цикле назначения нового ведомого. Рис. 3.6. Модуль ввода информации с периферийного устройства Процедура записи выполняется ведущим в соответствии с временной диаграммой, представленной на рис. 3.5, в следующей последовательности: - ведущий, в соответствии с процедурой, описанной выше, назначает ведомого; - ведущий устанавливает данные на линиях АД и сигнал /ДЗП; - ведомый принимает данные с линий АД и устанавливает сигнал /ОТВ; - ведущий сбрасывает сигнал /ДЗП, данные с линий АД и сигнал /ПЗП, если передавался байт данных; - ведомый сбрасывает сигнал /ОТВ; - ведущий сбрасывает сигнал /ОБМ, завершая процедуру записи. На рис. 3.7 приведён пример реализации процедуры вывода (записи) информации на ПУ. Для её выполнения необходимо записать данные в регистр данных (РД). Реализуется процедура следующим образом. Процессор обращается к регистру данных РД (назначает ведомого) в последовательности аналогичной назначению ведомого в процедуре ввода. Отличием назначения ведомого в процедуре вывода является другой адрес присвоенный РД в данном устройстве. После назначения ведомого осуществляется вывод информации в следующей последовательности. Рис. 3.7. Модуль вывода информации на периферийное устройство Ведущий устанавливает данные на линии АД15-АД00 и сигнал /ДЗП. Данные проходят через ШФ и поступают на входы D07-D00 регистра данных РД. Сигнал /ДЗП проходит через схему & на вход С регистра данных, записывая данные в РД. Одновременно сигнал с выхода схемы & проходит через схему задержки и поступает на линию /ОТВ. Записанные в РД данные выдаются на шину D15-D00 периферийного устройства. Ведущий, получив сигнал /ОТВ, сбрасывает сигнал /ДЗП и снимает данные с линий АД15-АД00. Сброс сигнала /ДЗП приводит к снятию сигнала /ОТВ. Ведущий, в ответ на снятие сигнала /ОТВ, сбрасывает сигнал /ОБМ, завершая процедуру записи. Данные, записанные в РД, будут сохраняться в нём до записи новой информации. Используя описанные выше процедуры ввода и вывода данных осуществляется адресный обмен информацией между процессором и другими модулями, входящими в систему управления. Примеры структурных схем таких модулей приведены на рис. 3.8÷ рис. 3.13. Процедура "чтение-модификация-запись" выполняется ведущим и ведомым в соответствии с временной диаграммой, представленной на рис. 3.14, в следующей последовательности: - ведущий назначает ведомого; - в соответствии с процедурой чтения, ведущий принимает от ведомого данные, модифицирует их и выдаёт на линии АД (ведомому); - выполняется процедура записи данных, в соответствии с которой информация выводится в регистры того же ведомого, из которого данные читались. Сигнал /ОБМ имеет активный уровень в течение всего цикла "чтение-модификация-запись". Таким образом, при выполнении данной процедуры, ведомый назначается один раз. Затем из него читаются данные, модифицируются и выводятся по тому же адресу ведомого. Рис. 3.13. Адресный обмен (чтение- модификация- запись) 3.3. Одноуровневая процедура прерывания При одноуровневой системе прерываний приоритет устройств задаётся аппаратно и определяется его положением на линии "Разрешение прерывания" /ПРР4 относительно других устройств. Приоритет устройства убывает по мере удаления устройства от процессора в направлении распространения сигнала /ПРР4 (рис. 3.14). Все устройства, которым необходимо прерывать работу процессора, подключаются к линии запроса прерывания /ЗПР4. Прерывание осуществляется в соответствии с временной диаграммой, представленной на рис. 3.15, в следующей последовательности: - устройство, готовое прервать процессор, устанавливает сигнал /ЗПР4; - процессор в каждом рабочем цикле анализирует состояние линии /ЗПР4. При появлении на ней сигнала и после завершения выполнения текущей команды устанавливает сигналы /ДЧТ и /ПРР4. Сигнал /ДЧТ поступает на все устройства, а /ПРР4 последовательно обходит устройства, подключённые к интерфейсу (рис. 3.14). На входе в устройство сигнал /ПРР4 обозначается /ПРРП (приёмник), а на выходе - /ПРРИ (источник); - ближайшее по линии /ПРР4 устройство, имеющее наивысший приоритет из запросивших, при получении сигнала /ПРРП блокирует его дальнейшее распространение, сбрасывает сигнал /ЗПР4, устанавливает сигнал /ОТВ и адрес вектора прерывания на линиях АД; - процессор читает адрес вектора прерывания с линий АД, сбрасывает сигналы /ДЧТ и /ПРР4 и приступает к обслуживанию прерывания; -устройство, запросившее прерывание, снимает адрес вектора прерывания с линий АД и сбрасывает сигнал /ОТВ. На рис. 3.16 приведена схема модуля, иллюстрирующего организацию одноуровневого прерывания. Модуль предназначен для вывода информации на периферийное устройство по его готовности. В модуле имеется два адресуемых регистра: регистр данных (РД) и регистр состояния (РС). В состав регистра состояния входят триггер требования прерывания (ТТПр), триггер разрешения прерывания (ТРПр), триггер управления прерыванием (ТУПр). Триггер ТРПр предназначен для программного управления прерыванием. Если триггер ТРПр не установлен, то запрос прерывания от периферийного устройства через схему &3 не пройдёт. Прерывание от данного устройства запрещено. Рис. 3.14. Схема организации одноуровневого прерывания в МПИ Рис. 3.15. Временная диаграмма одноуровневой процедуры прерывания Работу модуля поясним тремя процедурами: процедурой установки триггера ТРПр, процедурой прерывания, процедурой обслуживания прерывания. Процессор при начальной инициализации системы устанавливает сигнал /УСТ, который сбрасывает в данном модуле триггеры ТТПр и ТРПр. Установка триггера ТРПр осуществляется командой вывода по отношению к регистру состояния в соответствии с процедурой "запись" в следующей последовательности: - процессор на линиях АД12-АД00 выставляет адрес регистра состояния и сигнал /ВУ. Адрес, прошедший через шинный формирователь ШФ, и сигнал /ВУ поступают на дешифратор адреса ДА. На выходе дешифратора формируются сигналы РС=1 и РД=0; - процессор устанавливает сигнал /ОБМ, которым состояние сигналов РС и РД записывается в регистр РА. Сигнал РС=1 с выхода Q0 регистра адреса открывает схему &2; - процессор на линии АД06 (Д06)устанавливает активный уровень, который через ШФ поступает на вход D триггера ТРПр (линия АД06 взята в качестве примера, т.к. в стандарте не определена); - процессор устанавливает сигнал /ДЗП. Он проходит через схему &2 на вход С триггера ТРПр и устанавливает его. Одновременно сигнал с выхода схемы &2 проходит через схему ИЛИ (11) и поступает на линию /ОТВ; - процессор сбрасывает сигналы /ДЗП и АД06 (Д06). Снимается сигнал /ОТВ; - процессор, завершая процедуру, сбрасывает /ОБМ. Сигнал с выхода Q триггера ТРПр открывает схему &3. Прерывание разрешено. Периферийное устройство, готовое принимать данные, формирует сигнал, который, поступая на вход С триггера ТТПр, устанавливает его. Сигнал с выхода Q триггера ТТПр проходит через схему &3 и поступает на вход D триггера ТУПр и на линию /ЗПР4, запрашивая прерывание. Процессор, получив /ЗПР4, реализует процедуру прерывания в соответствии с временной диаграммой рис. 3.15 для определения устройства запросившего прерывание. Результатом выполнения данной процедуры является чтение адреса вектора прерывания из схемы формирования. - процессор выставляет сигнал /ДЧТ, который поступает на вход C триггера ТУПр, и устанавливает его. Сигнал с выхода Q триггера открывает схему &4, а с выхода /Q закрывает схему &5; - процессор формирует сигнал /ПРР4. Сигнал последовательно обходит устройства, подключённые к интерфейсу. В устройстве, не запрашивавшем прерывание, сигнал /ПРРП проходит через схему &5 и поступает на линию /ПРРИ, т.к. триггер ТУПР не установлен. В устройстве, запросившем прерывание, сигнал /ПРРП проходит через схемы &4, ИЛИ (11) и поступает на линию /ОТВ. Одновременно сигнал с выхода схемы &4 проходит через схему ИЛИ (12), сбрасывая триггеры ТТПр и ТРПр (снимается сигнал /ЗПР4), а также поступает на вход EZ схемы формирования адреса вектора прерывания, открывая выходной буфер схемы. Адрес вектора прерывания поступает на линии АД07-АД00; Выполняется процедура в следующей последовательности: - процессор читает адрес вектора прерывания, сбрасывает сигналы /ДЧТ и /ПРР4. Соответственно снимается сигнал /ОТВ. Адрес вектора прерывания снимается с линий АД07-АД00. Триггер ТУПр будет сброшен при следующей установке сигнала /ДЧТ. Процессор, получив адрес вектора прерывания, обслуживает устройство, запросившее прерывание. Подпрограмма обслуживания прерывания в данном примере предусматривает вывод информации в регистр данных РД. Вывод осуществляется аналогично рассмотренной выше процедуре "запись". Завершив обслуживание устройства, процессор возвращается к выполнению прерванной программы. Примеры структурных схем других модулей для обмена информацией процессора МПСУ с технологическим оборудованием, осуществляемой в режиме прерывания программы, приведены на рис. 3.17 ÷ рис. 3. 22. 3.4. Процедура передачи управления магистралью Процедура передачи управления используется в интерфейсе МПИ для построения многопроцессорной системы. В составе такой системы имеются общие ресурсы (память, устройства ввода/вывода), доступ к которым и обеспечивает данная процедура. Передача управления в системе от одного активного устройства к другому невозможна, а осуществляется только через процессор. На рис. 3.23 приведена обобщённая схема организации передачи управления, поясняющая использование необходимых сигналов. При передаче управления активное устройство, запрашивающее магистраль у процессора, выполняет действия в соответствии с временной диаграммой, приведённой на рис. 3.24, в следующей последовательности: - каждое активное устройство, готовое стать ведущим в обмене, выдаёт сигнал запроса магистрали /ЗМ; - процессор параллельно с выполнением текущей программы анализирует состояние линии /ЗМ и при появлении на ней сигнала вырабатывает сигнал /РЗМ (после окончания текущего цикла обмена и при отсутствии /ПЗ). Сигнал /РЗМ последовательно обходит активные устройства, подключённые к магистрали. На входе в устройство он обозначается /РЗМП, на выходе - /РЗМИ; - ближайшее по линии /РЗМ активное устройство, выставившее сигнал /ЗМ, при получении сигнала /РЗМП блокирует его дальнейшее распространение и, при отсутствии или при снятии сигналов на линиях /ОТВ и /ОБМ, устанавливает сигнал на линии /ПЗ и сбрасывает сигнал /ЗМ; - активное устройство, установившее сигнал /ПЗ, становится ведущим и переходит к адресному обмену. Процессор при необходимости захвата магистрали не выставляет в магистраль сигналы /ЗМ, /РЗМ, /ПЗ, а при отсутствии сигналов /ПЗ, /ОБМ и /ОТВ от других устройств приступает непосредственно к операции назначения ведомого. Сигнал /ПЗ сбрасывается ведущим после снятия последнего сигнала /ОТВ в ходе выполнения адресного обмена по магистрали. Рис. 3.23. Схема организации передачи управления магистралью Рис. 3.24. Временная диаграмма передачи управления магистралью На рис. 3.25 приведён пример схемы передачи управления магистралью от процессора активному устройству У1. Активное устройство У1, запрашивая магистраль, устанавливает триггер запроса магистрали ТЗМ. Сигналы с его выхода открывают схему &1 и закрывают &2. Одновременно сигнал с прямого выхода триггера ТЗМ поступает на передатчик сигнала запроса магистрали ПРД ЗМ, который выдаёт запрос на линию /ЗМ процессора. Процессор, получив сигнал /ЗМ, завершает выполнение текущего цикла обмена и выдаёт сигнал /РЗМ. Сигнал /РЗМ последовательно обходит активные устройства, подключённые к магистрали. На входе активного устройства данный сигнал обозначается /РЗМП (П - приёмник), а на выходе - /РЗМИ (И - источник). Сигнал /РЗМП, поступивший в данную схему, проходит через &1 и &4 (/ОБМ и /ОТВ сняты), устанавливает триггер подтверждения запроса ТПЗ и сбрасывает триггер ТЗМ. Сигнал с выхода триггера ТПЗ снимает блокировку с шинных формирователей ШФ и передатчиков сигналов управления, а также поступает на передатчик сигнала подтверждения запроса ПРД ПЗ, который выдаёт его на линию /ПЗ процессора. Активное устройство У1 становится ведущим и может, например, используя стандартные циклы обмена, записывать информацию в память процессора или читать её из памяти процессора, а также управлять УВВ. Для выполнения данных операций будут задействованы сигналы /ВУ АУ1, /ОБМ АУ1, /ДЧТ АУ1, /ДЗП АУ1, /ОТВ АУ1. После завершения всех циклов обмена по магистрали процессора активное устройство, используя адресный обмен по своей магистрали, сбрасывает триггер ТПЗ. Для этого используются схемы дешифратора адреса ДА, регистра адреса РА и схема &3. Сброс ТПЗ приводит к блокировке ШФ и передатчиков сигналов. Сброс сигнала /ПЗ и отсутствие сигналов /ОБМ и /ОТВ разрешают процессору начать адресный обмен по системной магистрали. 3.5. Контрольные вопросы по разделу 1. Назначение интерфейса МПИ. 2. Характеристики интерфейса МПИ. 3. Формат шины АД интерфейса МПИ при передаче адреса ячеек памяти и внешних устройств. 4. Формат шины АД интерфейса МПИ при передаче данных. 5. Состав линий связи интерфейса МПИ. 6. Одиночный адресный обмен в интерфейсе МПИ. 7. Процедура чтения в интерфейсе МПИ. 8. Структурная схема модуля ввода дискретных сигналов в интерфейсе МПИ. 9. Процедура записи в интерфейсе МПИ. 10. Структурная схема (СС) МВУДС в интерфейсе МПИ. 11. Процедура чтение-модификация-запись Структурная схема модуля ввода дискретных сигналов в интерфейсе МПИ. 12. СС двухканального МАУ (адресный обмен). 13. СС восьмиканального МАУ (адресный обмен). 14. СС двухканального модуля приводов (адресный обмен). 15. СС модуля электроавтоматики (адресный обмен). 16. СС модуля связи с оператором (адресный обмен). 17. СС модуля ФИП (адресный обмен). 18. Одноуровневая процедура прерывания. 19. Протокол одноуровневой процедуры прерывания. 20. СС МВДС (обмен в режиме прерывания программы). 21. СС двухканального МАУ (обмен в режиме прерывания программы). 22. СС восьмиканального МАУ (обмен в режиме прерывания программы). 23. СС двухканального МУП (обмен в режиме прерывания программы). 24. СС модуля электроавтоматики (обмен в режиме прерывания программы). 25. СС модуля связи с оператором (обмен в режиме прерывания программы). 26. СС модуля ФИП (обмен в режиме прерывания программы). 27. Процедура передачи управления магистралью. 28. Протокол процедуры передачи управления магистралью. 29. Схема организации передачи управления магистралью 4. Интерфейс И41 4.1. Назначение, принцип действия и характеристика интерфейса Интерфейс И41 предназначен для построения сосредоточенных модульных многопроцессорных систем обработки данных и микропроцессорных комплексов. Интерфейс обеспечивает следующие режимы обмена: программный обмен данными одного или нескольких процессоров с памятью и устройствами ввода-вывода, обмен в режиме прерывания программы и прямого доступа к памяти [4]. Интерфейс использует два независимых адресных пространства памяти и устройств ввода/вывода. Адресное пространство памяти при прямой адресации по 24-разрядной шине составляет 16 Мбайт. Адресное пространство устройств ввода/вывода составляет 64 Кбайта. Для адресации устройств используются младшие 16 разрядов шины адреса. Обмен информацией возможен байтами и 16-разрядными словами. Интерфейс построен по асинхронному принципу задатчик - исполнитель. Задатчик (активное устройство) управляет обменом по магистрали, а исполнитель (пассивное устройство) при распознавании своего адреса принимает или передаёт данные. Возможно объединение нескольких задатчиков в многопроцессорные структуры с последовательным или параллельным арбитражем. Состав и назначение сигналов интерфейса Основные сигналы интерфейса И41 приведены в табл. 4.1. В обозначении сигналов символ "/" определяет низкий активный уровень; отсутствие символа "/" перед обозначением сигнала - активный уровень высокий. В соответствии с выполняемыми функциями сигналы можно разделить на несколько групп, приведённых ниже. Сигналы управления: /CCLK - сигнал постоянной синхронизации задатчиков и исполнителей, вырабатываемый одним из задатчиков. /BCLK - сигнал синхронизации логических схем арбитража в многопроцессорных структурах, вырабатываемый одним из задатчиков. /MWTC - сигнал записи информации в память. /IOWC - сигнал вывода информации в устройство ввода/вывода. Активный уровень сигналов /MWTC и /IOWC указывает, что на шину данных выдана информация. /MRDC - сигнал чтения информации из памяти. /IORC - сигнал ввода информации из устройств ввода/вывода. Активный уровень сигналов /MRDC и /IORC указывает исполнителю, что задатчик готов принимать информацию. Переход команд из активного в неактивное состояние указывает, что задатчик принял данные от исполнителя. /XACK - сигнал подтверждения передачи вырабатывается исполнителями в ответ на сигналы управления чтением/записью и указывает задатчику, что передача данных завершена. Если задатчик адресует несуществующий или неработающий модуль памяти или устройство ввода/вывода, он не получит подтверждения. Чтобы исключить такую вероятность, задатчик может реализовать функцию прерывания по таймеру, которая заканчивает цикл магистрали по истечению заданного времени, в случае, если не получен сигнал /XACK . /INIT - сигнал начальной установки предназначен для установки всей системы в некоторое известное исходное состояние. Обычно этот сигнал вырабатывается до начала всяких операций в системе. /INIT может вырабатываться одним из задатчиков, всеми задатчиками или внеш­ним источником (например, клавишей сброс на пульте управления). /LOCK - сигнал блокировки формируется задатчиком, управ­ляющим магистралью, чтобы указать на то, что доступ другим задатчикам заблокирован. Сигналы шины адреса и запрета: /ADR0 - /ADR17 указывают адрес ячейки памяти или устройства ввода/вывода. Данные сигналы допускают адресацию максимально 16 Мбайт (16777216 байт) памяти. При адресации устройств ввода/вывода используется максимально 16 адресных линий, что допускает адресацию максимально 64 К элементов устройств. /BHEN - сигнал разрешения выдачи старшего байта (разряды DAT8-DAT15) 16-разрядного слова на магистраль в системах, содержащих 16-раз­рядные модули памяти. /INH1 и /INH2 - сигналы запрета могут вырабатываться при операциях чтения памяти или записи в память (/MRDC или /MWTC). Эти сигналы выра­батываются запрещающим исполнителем, чтобы предотвратить работу запрещаемого исполни­теля на магистрали во время операции чтения из памяти или записи в память. Сигналы шины данных. /DATF - /DAT0- 16 двунаправленных линий, которые используются для передачи и приёма информации при обмене с памятью или устройствами ввода/вывода. /DATF является старшим разрядом, /DAT0 -младшим. В 8-разрядных системах используются только /DAT7-/DAT0. Сигналы прерывания. Запрос прерывания производится выдачей одного из 8 сигналов запроса прерывания /INT7-/INT0. /INT0 имеет наивысший приоритет, /INT7-низший. Сигнал подтверждения прерывания /INTA выдается задатчиком в ответ на запрос прерывания. Этот сигнал используется для фиксации состояния запросов прерывания и для выдачи адреса вектора прерывания. Сигналы смены задатчика /BREQ - сигнал запроса магистрали выдается задатчиком в схему арбитража и указывает, что задатчик требует управления магистралью. Линия сигнала /BREQ является индивидуальной для каждого задатчика. /BPRN - входной сигнал приоритетного разрешения указывает задатчику, что в данный момент ни один из задатчиков с более высоким приоритетом не запрашивает магистрали. /BPRO - выходной сигнал приоритетного разрешения доступа к магистрали используется в последовательной схеме арбитража. При этом /BPRO одного задатчика подается на вход /BPRN следующего задатчика, имеющего более низкий приоритет. Активный сигнал /BPRO указывает на то, что задатчики более высокого приоритета не запрашивают управления магистралью. /BUSY - сигнал занятости магистрали выдается задатчиком, захватившим управление магистралью, и указывает, что магистраль занята. Наличие сигнала на магистрали запрещает другим задатчикам захватывать магистраль. /CBRQ - сигнал общего запроса магистрали указывает задатчику, в данный момент управляющему магистралью, требуется ли какому-нибудь другому задатчику получить управление магистралью. Таблица 4.1 Обозначение сигнала Наименование сигнала (русское) Наименование сигнала (английское) Сигналы управления /CCLK Постоянная синхронизация Constant Clock /BCLK Синхронизация магистрали Bus Clock /MWTC Запись в память Memory Write Command /MRDC Чтение из памяти Memory Read Command /IOWC Запись в порт ввода-вывода Input/Output Write Command /IORC Чтение из порта ввода-вывода Input/Output Read Command /XACK Подтверждение передачи Transfer Acknowledge /INIT Начальная установка Initialize /LOCK Блокировка Lock Сигналы адреса и запрета /ADR0 - - /ADR17 Адрес Adress /BHEN Разрешение старшего байта Byte High Enable /INH1, /INH2 Запрет Inhibit Сигналы данных /DAT0 - /DATF Данные Data Сигналы прерывания /INT0 - /INT7 Прерывание Interrupt /INTA Подтверждение прерывания Interrupt Acknowledge Сигналы смены задатчика /BREQ Запрос магистрали Bus Reguest /BPRN Входной сигнал приоритетного разрешения доступа к магист­рали Bus Priority In /BPRO Выходной сигнал приоритет­ного разрешения доступа к магистрали Bus Priority Out /BUSY Занятость магистрали Bus Busy /CBRQ Общий запрос магистрали Common Bus Reguest Прочие сигналы ACLO Снижение напряжения сети Alternating current low /PFIN Прерывание по неисправности электропитания Power Fail Interrupt 4.2. Порядок обмена сообщениями При обмене информацией с памятью или устройствами ввода-вывода используются линии сигналов данных /DATF - /DAT0. В случае выполнения операции записи сигналы данных вырабатываются задатчиком, а при чтении - адресуемым исполнителем, т.е. памятью или устройством ввода-вывода. На рис. 4.1 показана схема организации адресного обмена в И41. Рис. 4.1. Схема организации адресного обмена Существует три типа передачи данных по магистрали: передача четного байта по линиям /DAT7 - /DAT0; передача нечетного байта по линиям /DAT7 - /DAT0 с использованием усилителей пересылки байтов; передача 16-разрядного слова по линиям /DATF - /DAT0. Передачей данных управляют два сигнала /BHEN и /ADR0. Активный сигнал разрешения старшего байта /BHEN указывает, что магистраль работает в 16-разрядном режиме, а нулевой разряд адреса /ADR0 определяет передачу четного или нечетного байта. При передаче четного байта (рис. 4.2,а) /BHEN и /ADR0 являются неактивными (BHEN=1, ADR0=1). Передача осуществляется по линиям /DAT7 - /DAT0. При передаче нечетного байта (рис. 4.2,б) /BHEN является неактивным (BHEN=1), а /ADR0 активным (/ADR0=0). В этом случае нечетный байт выдается по усилителям пересылки байта на линии /DAT7 - /DAT0. Данный тип передачи используется для совмещения 8- и 16-разрядных задатчиков и исполнителей. В случае передачи 16-разрядного слова (рис. 4.2,с) /BHEN является активным (/BHEN=0), а /ADR0 неактивным (ADR0=1). При этом типе передачи четный байт передаётся по /DAT7 - /DAT0, а нечетный - по /DATF - /DAT8. Операция чтения информации. При выполнении операции чтения из памяти (/MRDC) или устройства ввода-вывода (/IORC) команды инициируют один и тот же тип операции, которая выполняется в следующей последовательности (рис. 4.3.): - задатчик выдает адрес ячейки памяти или устройства ввода-вывода; - через 50 нс задатчик вырабатывает команду /MRDC или /IORC; - после появления команды чтения исполнитель (память или устройство ввода-вывода) выставляет информацию на линии данных и выдает сигнал подтверждения передачи /XACK, который указывает, что данные находятся на магистрали; - задатчик, получив сигнал /XACK, принимает данные и снимает /MRDC или /IORC с магистрали. Адрес исполнителя удерживается не менее 50 нс после снятия команды; - задатчик, сбросив команду, снимает адрес исполнителя; - исполнитель в течение 65 нс после снятия команды /MRDC или /IORC должен снять /XACK и данные. Рис. 4.2. Операции передачи данных: а - передача чётного байта; б - передача нечетного байта; с - передача слова Рис. 4.3. Временная диаграмма операции чтения На рис. 4.4 приведен модуль ввода информации с периферийного устройства, который реализует данную операцию. Работа модуля заключается в следующем. Периферийное устройство устанавливает данные на линиях Д15-Д00 и записывает их в регистр данных РД. Процессор, обращаясь к РД, устанавливает на ША (ADRF-ADR0) его адрес. Адрес поступает на дешифраторы адресов всех устройств системы управления. Устройство, распознавшее адрес, формирует на выходе дешифратора сигнал РД (сигнал обращения к регистру данных), который открывает схему &. Операция записи информации. При выполнении операции записи в память или устройство ввода/вывода команды /MWTC или /IOWC инициируют один и тот же тип операции (рис. 4.5). Порядок выполнения операции записи следующий: -задатчик выдает адрес памяти или устройства ввода-вывода и данные, которые должны быть достоверны за 50 нс до выдачи команды записи; -задатчик выставляет команду записи /MWTC или /IOWC. Команда говорит о том, что данные установлены; -исполнитель, получив данные, выдаёт задатчику сигнал подтверждения передачи /XACK, что позволяет задатчику снять с магистрали команду, адрес и данные; -исполнитель снимает сигнал /XACK в течение 65 нс после снятия команды записи. Операция записи завершена. На рис. 4.6 приведена структурная схема модуля, поясняющая реализацию операции вывода данных на периферийное устройство. Рис. 4.5. Временная диаграмма операции записи информации Процессор устанавливает на линиях связи ADRF-ADR0 адрес устройства, а также передаваемые данные на шине DATF-DAT0. Адрес поступает на дешифратор адреса ДА, дешифрируется и сигналом РД выдаётся на схему &. Данные поступают на входы D7-D0 РД. Затем процессор выставляет сигнал записи /IOWC, который проходит через схему & и поступает на вход С регистра РД, записывая данные. Управляющие сигналы выдаются на шину ПУ. Одновременно сигнал с выхода схемы & поступает на схему задержки, с выхода которой выдаётся на линию /XACK. Получив сигнал /XACK, процессор сбрасывает /IOWC и снимает адрес и данные. Сброс сигнала /IOWC приводит к снятию /XACK. Вывод данных на периферийное устройство завершён. На рис. 4.7 ÷ рис. 4.12 приведены схемы других необходимых модулей для адресного обмена информацией процессора с ТО. Операции запрета. При выполнении операции чтения памяти или записи в память могут использоваться операции запрета. В данных операциях используются сигналы запрета /INH1 и /INH2, вырабатываемые исполнителями. Исполнители, участвующие в операциях запрета, подразделяются на три класса: высшего, среднего и низшего приоритета запрета. При этом исполнитель высшего приоритета является запрещающим для исполнителей среднего и низшего приоритета. Исполнитель среднего приоритета является запрещающим для исполнителя низшего приоритета. Исполнители среднего приоритета в первом случае и низшего во втором случае являются запрещаемыми исполнителями. На рис. 4.13 приведена временная диаграмма операции запрета. В данном случае модули ПЗУ и ОЗУ имеют одни и те же адреса памяти. Сигнал запрета, выдаваемый запрещающим исполнителем, образуется путем дешифрации адреса памяти (время задержки запрета tID не более 100 нс). Запрещающий исполнитель может дешифрировать одиночный адрес, блок адресов или любую комбинацию из них. Когда запрещающий исполнитель распознает адрес во время активной команды /MRDC или /MWTC, он вырабатывает сигнал запрета, который воспринимается исполнителем, подлежащим запрету. Данный исполнитель, приняв такой запрет, делает пассивными все свои формирователи на линиях адреса и может продолжать выполнение внутренних операций. Сигнал /INH1 выдается (во время присутствия соответствующего адреса) исполнителем среднего приоритета (например, модулем ПЗУ или модулем ввода/вывода, работающем в адресном пространстве памяти), для того чтобы предотвратить работу на магистрали исполнителя низшего приоритета (как, например, модуля ОЗУ). Сигнал /INH2 выдается (во время присутствия соответствующего адреса) исполнителем высшего приоритета, например, модулем вспомогательного ПЗУ или модулем ПЗУ начальной загрузки, для того чтобы предотвратить работу на магистрали исполнителя среднего приоритета. Следовательно, модуль ПЗУ запрещает работу модуля ОЗУ. Исполнитель высшего приоритета также должен выдавать сигнал /INH1, чтобы исполнитель низшего приоритета тоже подлежал запрету. Сигналы запрета должны формироваться усилителями с открытым коллектором. При активных исполнителях среднего и высшего приоритета сигнал /INH1 формируется усилителями на обоих модулях. Если вырабатываются сигналы запрета, то они должны выдаваться в течение 100 нс после установки адреса. В многопроцессорных системах с единой системной магистралью взаимное исключение работы на магистрали (например, чтение или запись информации в память) обеспечивает сигнал занятости /BUSY. Сигнал блокировки /LOCK обеспечивает расширение этого взаимного исключения, например, в многопроцессорных системах с обменом информации между процессорами через многопортовую память (рис. 4.14). Рис. 4.13. Временная диаграмма выполнения операции запрета при чтении Рис. 4.14. Пример использования сигнала блокировки /LOCK Рис. 4.154. Временная диаграмма операции блокировки /LOCK Сигнал /LOCK (рис. 4.15) должен выдаваться за 100 нс до снятия сигнала чтения или записи и должен оставаться активным не менее 100 нс после снятия сигнала команды в последнем блокированном цикле памяти. Исполнитель блокирует доступ к другим портам своей многопортовой памяти и подключает её к своей системной магистрали, когда он адресован и сигнал блокировки активен. Сигнал блокировки не должен выдаваться непрерывно более 12 мкс. Это обеспечивает задатчику на другой стороне многопортовой памяти доступ к этой памяти через приемлемый отрезок времени. Сигнал занятости /BUSY должен быть активен всегда, когда активен сигнал /LOCK. 4.3. Операции прерывания На магистрали имеется восемь линий запроса прерываний /INT7 - /INT0. Запрос прерывания производится выдачей одного из восьми сигналов запроса прерываний с помощью передатчика с открытым коллектором. Данное требование позволяет к каждой линии подключать несколько источников прерывания. Сигнал /INT0 имеет наивысший приоритет прерывания, а /INT7 - низший. Сигнал подтверждения прерывания /INTA, выдаваемый задатчиком, является запросом на передачу информации о прерывании по магистрали. В интерфейсе используется два типа прерывания с интерфейсным и неинтерфейсным адресом вектора прерывания. При прерывании процессора с неинтерфейсным адресом вектора прерывания запросы на прерывание /INT7 - /INT0 формируются устройствами либо элементами, входящими в процессор (рис. 4.16). Устройства, которым необходимо прервать работу процессора, устанавливают свои триггеры запроса прерываний Тзпр1 - Тзпр8. Сформированные ими сигналы /INT7 - /INT0 поступают по шине управления в контроллер прерываний процессора. Контроллер прерывает работу процессора и, в соответствии с приоритетом поступивших сигналов, передаёт необходимый адрес вектора прерывания в процессор по его локальным шинам. По адресу вектора прерывания процессор переходит на подпрограмму обслуживания прерывания. По завершению обслуживания устройства процессор возвращается к выполнению прерванной программы. Сигнал /INTA в данной операции используется для управления контроллером прерываний, а также может использоваться в схемах устройств. Рис. 4.16. Схема организации прерываний с неинтерфейсным адресом вектора прерывания На рис. 4.17 ÷ рис. 4.23 приведены схемы модулей для организации обмена информацией процессора с технологическим оборудованием в режиме неинтерфейсного прерывания (НП). Рис. 4.17. Модуль ввода дискретных сигналов (обмен в режиме НП) При прерывании с интерфейсным адресом вектора прерывания АВП передаётся от исполнителя к задатчику по системной магистрали (/DAT7 - /DAT0) по сигналу /INTA (рис. 4.24). При реализации данной схемы организации прерываний во всех устройствах должны быть предусмотрены контроллеры прерываний устройств. Запросы прерываний устройств поступают от триггеров Тзпр1 - Тзпр8 в контроллеры. Контроллеры прерываний формируют сигналы /INT7 - /INT0, которые по соответствующим линиям поступают в контроллер прерываний процессора. При появлении запроса на одной из линий /INT7 - /INT0 контроллер прерывания процессора в задатчике прерывает программу своего процессора и производит захват управления магистралью. Процессор задатчика формирует импульс /INTA, который приводит к фиксации состояния запросов прерывания в контроллере для того, чтобы осуществить приоритетный арбитраж. Задатчик также сохраняет за собой управление магистралью между циклами, чтобы обеспечить себе неразрывно следующие друг за другом циклы магистрали. После выдачи первого импульса /INTA контроллер прерываний процессора выставляет на адресные линии магистрали /ADRA - /ADR8 код прерывания. Код соответствует номеру активной линии запроса прерывания, имеющей наивысший приоритет, и является адресом исполнителя, который должен выдать адрес вектора прерывания. С этого момента в процедуре прерывания с интерфейсным адресом вектора могут осуществляться две различные последовательности, так как на магистрали могут работать либо задатчики, формирующие два импульса /INTA, либо задатчики, формирующие три импульса /INTA. На рис. 4.25 приведена временная диаграмма прерывания с интерфейсным адресом вектора с двумя импульсами /INTA. Если задатчик формирует два импульса /INTA, то по второму импульсу схема управления прерыванием исполнителя передает свой 8-битный адрес вектора прерывания на линии данных магистрали DAT7 - DAT0. Этот адрес вектора используется для определения адреса памяти с подпрограммой обслуживания прерывания. Выдача адреса вектора прерывания сопровождается формированием исполнителем сигнала /XACK. После считывания адреса вектора прерывания задатчик снимает сигнал /INTA, в ответ на это исполнитель снимает адрес вектора прерывания с линий данных и сигнал /XACK. Если задатчик формирует три импульса /INTA, то по второму и третьему исполнитель может выдавать свой двухбайтный адрес вектора прерывания на линии данных магистрали DAT7 - DAT0 (по одному байту на каждый импульс /INTA). В соответствии с введённым адресом вектора, прерывания выполняется подпрограмма обслуживания устройства, запросившего прерывание. 4.4. Операции смены задатчика Интерфейс обеспечивает работу нескольких задатчиков на одной магистрали. В операциях смены задатчика используются пять сигналов (табл. 4.1), которые синхронизируются сигналом /BCLK. Данный сигнал может быть замедлен по частоте, приостановлен или выдан в режиме одиночных импульсов в зависимости от требований системы. Рис. 4.25. Временная диаграмма прерывания с интерфейсным адресом вектора Задатчик, который в данный момент управляет магистралью, выдает сигнал занятости магистрали /BUSY. Задатчики анализируют состояние /BUSY для определения занятости магистрали. Этот двунаправленный сигнал формируется передатчиком с открытым коллектором и синхронизируется сигналом /BCLK. Если в данный момент ни один из задатчиков с более высоким приоритетом не запрашивает магистрали, то задатчику выдаётся входной сигнал приоритетного разрешения немагистрального типа /BPRN, который формируется передатчиком типа ТТЛ. В последовательной схеме арбитража он является входом задатчика в цепочке приоритета (рис. 4.26), в параллельной схеме - входом задатчика, соединяемым с выходом параллельного арбитра (рис. 4.28). Последовательный арбитраж осуществляется с помощью приоритетной линии. При этом выходной сигнал приоритетного разрешения /BPRO каждого задатчика соединяется с входом /BPRN следующего задатчика с более низким приоритетом. Вход /BPRN задатчика с высшим приоритетом последовательной цепочки должен быть либо всегда активным (присоединяться к низкому потенциалу), либо соединяться с центральным арбитром. В последнем случае используется параллельно - последовательный способ арбитража. Последовательный арбитраж осуществляется следующим образом. Выход /BPRO задатчика активен тогда и только тогда, когда активен его входной сигнал /BPRN и этот задатчик в данный момент не запрашивает управления магистралью. Если задатчику необходимо запросить управление магистралью, то он должен выдать на свой выход /BPRO высокий потенциал, это, в свою очередь, приводит входы /BPRN всех задатчиков с более низким приоритетом к неактивному состоянию. Количество задатчиков, соединяемых в последовательную цепочку, ограничивается тем, что сигнал /BPRN должен распространиться по всей цепочке за время одного периода /BCLK (рис. 3.14). Если используется максимальная частота сигнала /BCLK, равная 10 МГц, то количество задатчиков в последовательной цепочке ограничено до трех. Рис. 4.27. Временная диаграмма последовательного арбитража В случае параллельного способа арбитража распределение магистрали определяется центральным арбитром (рис. 4.28). Он может представлять собой приоритетную схему, выполненную на базе логических элементов или программируемой логической матрице и определяющую очередной задатчик по фиксированным уровням приоритета, или по какому-то другому алгоритму, например циклическому. По запросам на линиях /BREQ, приходящим на входы шифратора CD, арбитр выдает на один из выходов DC (выбранному задатчику) сигнал /BPRN. Линии /BPRO в данной схеме не используются. Задатчик, захвативший управление магистралью, как в последовательной, так и в параллельной схеме арбитража, выставляет сигнал /BUSY, сообщая другим задатчикам, что магистраль занята. Остальные задатчики принимают его. Задатчик, которому необходимо управление магистралью, выставляет сигнал /CBRQ, сообщая задатчику, управляющему в данный момент магистралью, что ему требуется магистраль. Задатчик, управляющий магистралью, принимает данный сигнал. В табл. 4.2 - 4.3 приведено назначение контактов основного и дополнительного соединителей типа СНП-59 на 96 контактов. Таблица 4.2 Назначение контактов основного соединителя И41 Контакт Цепи С В А 1 2 3 4 1 /BCLK /INIT ЗЕМЛЯ 2 /BPRN /BPRO ЗЕМЛЯ 3 /BUSY /BREQ ЗЕМЛЯ 4 /MRDC /MWTC ЗЕМЛЯ 5 /IORC IOWC 6 /XACK /INH1 +5B 7 /LOCK /INH2 +5B 8 +5B +5B +5B 9 /BHEN /ADR10 10 /CBRQ /ADR11 -12 В 11 /CCLK /ADR12 -12 В 12 /INTA /ADR13 13 /INT6 /INT7 +12 В Б 14 /INT4 /INT5 +12 В Б 15 /INT2 /INT3 16 /INT0 /INT1 РП 17 /ADRE /ADRF РП 18 /ADRC /ADRD ЗЕМЛЯ 19 /ADRA /ADRB ЗЕМЛЯ 20 /ADR8 /ADR9 ЗЕМЛЯ 21 /ADR6 /ADR7 ЗЕМЛЯ 22 /ADR4 /ADR5 ЗЕМЛЯ 23 /ADR2 /ADR3 ЗЕМЛЯ 24 /ADR0 /ADR1 ЗЕМЛЯ 25 /DATE /DATF ЗЕМЛЯ 26 /DATC /DATD ЗЕМЛЯ 27 /DATA /DATB ЗЕМЛЯ 28 /DAT8 /DAT9 РП (+24В) 29 /DAT6 /DAT7 РП (+24В) 30 /DAT4 /DAT5 +12 В 31 /DAT2 /DAT3 +12 В 32 /DAT0 /DAT1 +12 В Примечание: Б - батарейное питание, РП - резервное питание. Таблица 4.3 Назначение контактов дополнительного соединителя И41 Контакт Цепи С В А 1 2 3 4 1 2 3 -5 В 4 -5 В 5 РП (-24 В) 6 РП (-24 В) 7 ЗЕМЛЯ 8 ЗЕМЛЯ 9 ЗЕМЛЯ 10 РП (-15 МВ) 11 РП (-15 МВ) 12 13 РП (Земля изол.) 14 РП (Земля изол.) 15 РП (Земля изол.) 16 17 РП (+15 МВ) 18 РП (+15 МВ) 19 20 РП (+5 В АН) 21 РП (+5 В АН) 22 /ADR16 /ADR17 +5 В Б 23 /ADR14 /ADR15 +5 B Б 24 25 +5 B +5 B +5 B 26 /PFSR ACLO +5 B 27 /PFSN /MPRO +5 B 28 /PFIN /HALT 29 /PAR1 /WAIT ЗЕМЛЯ 30 /PAR2 31 /AUX RESET ЗЕМЛЯ 32 ЗЕМЛЯ ЗЕМЛЯ ЗЕМЛЯ Примечание: АН - питание аналоговых цепей, РП - резервное питание. 4.5. Контрольные вопросы по разделу 1. Назначение интерфейса И41. 2. Характеристики интерфейса И41. 3. Формат ША интерфейса И41 при передаче адреса ячеек памяти и внешних устройств. 4. Формат ШД интерфейса И41 при передаче данных. 5. Состав линий связи интерфейса И41. 6. Порядок обмена сообщениями в интерфейсе И41. 7. Операции передачи данных в И41. 8. Процедура чтения в интерфейсе И41. 9. Структурная схема модуля ввода дискретных сигналов в интерфейсе И41. 10. Процедура записи в интерфейсе И41. 11. Структурная схема (СС) модуля вывода управляющих дискретных сигналов в интерфейсе И41. 12. СС двухканального модуля адаптивного управления (адресный обмен). 13. СС восьмиканального модуля адаптивного управления (адресный обмен). 14. СС двухканального модуля управления приводами (адресный обмен). 15. СС модуля электроавтоматики (адресный обмен). 16. СС модуля связи с оператором (адресный обмен). 17. СС модуля фотоэлектрического импульсного преобразователя (адресный обмен). 18. Операция запрета в И41. 19. Временная диаграмма выполнения операции запрета. 20. Операция блокировки в И41. 21. Прерывание с неинтерфейсным адресом вектора прерывания (НП) в И41. 22. Схема организации прерывания с неинтерфейсным АВП в И41. 23. Прерывание с интерфейсным адресом вектора прерывания в И41. 24. Схема организации прерывания с интерфейсным АВП в И41. 25. Протокол процедуры интерфейсного прерывания в в И41. 26. СС модуля ввода дискретных сигналов (обмен в режиме НП). 27. СС двухканального модуля адаптивного управления (обмен в режиме НП). 28. СС восьмиканального модуля адаптивного управления (обмен в режиме НП). 29. СС двухканального модуля управления приводами (обмен в режиме НП). 30. СС модуля связи с оператором (обмен в режиме НП). 31. СС модуля фотоэлектрического импульсного преобразователя (обмен в режиме НП). 32. Операции смены задатчика. 33. Сигналы, используемые при организации операций смены задатчика. 34. Схема последовательного арбитража при смене задатчика. 35. Временная диаграмма последовательного арбитража. 36. Схема параллельного арбитража при смене задатчика. 37. Функции центрального арбитра в схеме параллельного арбитража. 38. Временная диаграмма параллельного арбитража. 5. Интерфейс RS-232C Интерфейс RS-232C предназначен для радиального (двухточечного) подключения к компьютеру или системам управления различных приборов или внешних устройств [5]. Отечественным аналогом RS-232C является интерфейс Стык 2 (С2). Соответствие сигналов интерфейсов приведено в табл. 5.1. 5.1. Сигналы интерфейса, протоколы обмена, схема подключения Таблица 5.1. Сигналы интерфейсов RS-232C и С2 Обозначение цепи Направление (I/O) Назначение сигналов RS-232 С2 PG 101 - Protected Ground – защитная земля, соединяется с корпусом устройства и экраном кабеля. SG 102 - Signal Ground – сигнальная (схемная) земля, относительно которой передаются сигналы. TD 103 Out Transmit Data – выход передатчика. RD 104 In Receive Data – вход приёмника. RTS 105 Out Request To Send – выход запроса передачи данных: состояние “включено” уведомляет модем о наличии у терминала данных для передачи. В полудуплексном режиме используется для управления направлением передачи данных – состояние “включено” служит сигналом модему на переключение в режим передачи. CTS 106 In Clear To Send – вход разрешения терминалу передавать данные. Состояние “выключено” аппаратно запрещает передачу данных. Сигнал используется для аппаратного управления потоками данных. DSR 107 In Data Set Ready – вход сигнала готовности от аппаратуры передачи данных (модем в рабочем режиме подключен к каналу и закончил действия по согласованию с аппаратурой на противоположном конце канала). DTR 108/2 Out Data Terminal Ready – сигнал готовности терминала к обмену данными. Состояние “включено” поддерживает коммутируемый канал в состоянии соединения. DCD 109 In Data Carrier Detected – вход сигнала обнаружения несущей состояния готовности. RI 125 In Ring Indicator – вход индикатора вызова (звонка). В коммутируемом канале этим сигналом модем сигнализирует о принятии вызова. В большинстве систем, содержащих интерфейс RS-232, данные передаются асинхронно как в одну так и в другую сторону (дуплексный обмен) в виде последовательности пакетов данных. Каждый пакет содержит один символ кода ASCII (американский стандартный код для обмена информацией). Информация, передаваемая в пакете, достаточна для его декодирования без отдельного сигнала синхронизации. Символы кода ASCII представляются семью битами, например буква А имеет код 1000001. При передаче информации наиболее широко распространён формат, включающий один стартовый бит, один бит паритета и два стоповых бита (либо один стоповый бит). Вид передаваемого кода буквы А на сигнальных линиях TXD или RXD показан на рис. 5.1. Начало пакета данных всегда отмечает логический "0" стартового бита. После него следуют 7 бит данных символа кода ASCII. Бит паритета содержит "1" или "0" так, чтобы общее число единиц в 8-битной группе было нечетным (нечетный паритет - нечетность) или четным (четный паритет - четность). Последними передаются два стоповых бита (либо один стоповый бит), представленных логической единицей. Таким образом, полное асинхронно передаваемое слово данных состоит из 11 или 10 бит (фактические данные содержат только 7 бит) и записывается в виде 01000001011. Здесь использован четный паритет, поэтому девятый бит содержит 0. Логический 0 (SPACE) представляется положительным напряжением в диапазоне от +3В до +12B (+3B - +25В в C2), а логическая 1 (MARK) - отрицательным напряжением в диапазоне от -3В до -12B (-3B до -25В в C2). Рис. 5.1. Код буквы "А", передаваемый по интерфейсу RS-232C Наиболее часто используются трёхпроводная связь. Схема соединения устройств для трёхпроводной схемы показана на рис. 5.2 а. Для управления потоком данных наибольшее применение нашли два варианта протокола - программный и аппаратный. Аппаратный протокол управления обменом RTS/CTS использует сигнал CTS, который позволяет остановить передачу данных, если приёмник не готов к приёму данных. Передатчик выдаёт очередной байт только при включённом состоянии линии CTS. Байт, который уже передаётся, задержать сигналом CTS невозможно (это гарантирует целостность посылки). Аппаратный протокол обеспечивает самую быструю реакцию передатчика на состояние приёмника. Рис. 5.2. Схема соединения устройств: а) по трёхпроводной схеме минимальным нуль-модемным кабелем, б) полным нуль-модемным кабелем Программный протокол управления обменом данных XON/XOFF предполагает наличие двунаправленного канала передачи данных. Интерфейс в этом случае работает следующим образом: если устройство, принимающее данные, обнаруживает причины, по которым оно не может их дальше принимать, оно по обратному каналу посылает байт-символ XOFF. Противоположное устройство, приняв этот символ, приостанавливает передачу. Далее, когда принимающее устройство снова становится готовым к приёму данных, оно посылает символ XON, приняв который противоположное устройство возобновляет передачу. Время реакции передатчика на изменение состояния приёмника по сравнению с аппаратным протоколом увеличивается, по крайней мере, на время передачи символов XON и XOFF плюс время реакции программы передатчика на приём символа. Преимущество программного протокола при непосредственном соединении устройств заключается в отсутствии необходимости передачи управляющих сигналов интерфейса. Очень важно, чтобы тактовые частоты приемника и передатчика были одинаковыми, допустимое расхождение - не более 10%. Скорость передачи по RS-232C (С2) может выбираться из ряда (бит/с): 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200. Данный интерфейс широко используется при построении различных систем управления, приборов и других устройств на базе микроконтроллеров (МК). Для формирования сигналов RS232C соответствующих уровней, в этом случае, используются микросхемы приёмопередатчиков различных фирм: SP202 и SP232E (Sipex), HIN202CP (INTERSIL), MAX1488E (MAXIM) и т.д. Приёмопередатчики отличаются схемами включения и количеством источников питания, подключаемых к ним. Подключение HIN202CP к микроконтроллеру показано на рис. 5.3. Рис. 5.3. Схема подключения устройства к модулю МК посредством канала RS232C В качестве "устройства", представленного на рис. 5.3 может быть персональный компьютер. Обмен в этом случае по RS-232C осуществляется с помощью обращений по специально выделенным для этого портам компьютера: COM1 (адреса 3F8h...3FFh, прерывание IRQ4), COM2 (адреса 2F8h...2FFh, прерывание IRQ3), COM3 (адреса 3F8h...3EFh, прерывание IRQ10), COM4 (адреса 2E8h...2EFh, прерывание IRQ11). 5.2. Контрольные вопросы по разделу 1. Назначение интерфейса RS232C. 2. Сигналы интерфейса RS232С. 3. Формат передаваемого слова в RS232C. 4. Уровень стартового бита. 5. Уровень стопового бита. 6. Схема полного нуль-модемного кабеля. 7. Аппаратный протокол управления обменом. 8. Программный протокол управления обменом. 6. Магистральный последовательный интерфейс Магистральный последовательный интерфейс [6] с централизованным управлением (ГОСТ 26765.52-87) применяется для связи электронных модулей. На рис. 6.1 представлена структурная схема технических средств интерфейса, которые должны выполнять следующие функции: - контроллер должен управлять обменом информации и осуществлять контроль принимаемой информации и состояния оконечных устройств; - оконечные устройства выполняют адресованные команды контроллера и осуществляют контроль принимаемой информации. Рис. 6.1. Структурная схема технических средств интерфейса В состав интерфейса могут входить несколько контроллеров. При этом в каждый момент времени управление обменом осуществляет только один, остальные выполняют функции устройств. Термины и определения Магистральный последовательный интерфейс - совокупность технических средств и правил, обеспечивающих обмен информацией между абонентами интерфейса последовательным кодом по общей магистрали. Абоненты интерфейса - модули системы, обмен информацией между которыми осуществляется посредством магистрального последовательного интерфейса. Устройства интерфейса - часть технических средств интерфейса, обеспечивающая передачу информации по ЛПИ и сопряжение с ней абонентов интерфейса. Линии передачи информации (ЛПИ) - часть технических средств интерфейса, обеспечивающая связь устройств интерфейса между собой. Контроллер - устройство интерфейса, управляющее обменом информации в интерфейсе. Оконечное устройство - устройство интерфейса, функционирующее в соответствии с командами контроллера. Монитор - Устройство интерфейса, осуществляющее отбор информации, передаваемой по ЛПИ. Технические средства интерфейса - Информационные каналы, обеспечивающие физическую реализацию интерфейса. Информационный канал - оборудование интерфейса, включающее в себя ЛПИ и ту часть устройств, которые обеспечивают физическую реализацию одного информационного тракта между абонентами интерфейса. Резервирование технических средств интерфейса - способ повышения надежности передачи информации между абонентами интерфейса путем введения избыточности. Резервирование может быть как информационных каналов, так и отдельных узлов в канале. Организация обмена информацией Обмен информацией может осуществляться асинхронно методом двусторонней поочерёдной передачи информации по принципу «Команда-ответ», последовательным цифровым кодом по линии передачи информации (ЛПИ). В качестве кода должен использоваться биполярный фазоманипулированный код (рис. 6.2). Рис. 6.2. Временная диаграмма формирования фазоманипулированного кода Информация должна передаваться 20-разрядными словами, форматы которых представлены на рис. 6.3 со скоростью 1 Мбит/с. 1. Командное слово (КС) должно содержать: синхросигнал; поле «Адрес ОУ»; разряд «Приём-передача» (К); поле «Подадрес/Режим управление»; поле «Число СД/Код команды»; разряд контроля по чётности (Р). 1.1. Синхросигнал (1-3 разряды) должен иметь форму, представленную на рис. 6.4. 1.2. Поле «Адрес ОУ» (4-8 разряды), определяет устройство, которому предназначено командное слово (адреса 00000-11110). Команда с адресом 11111 определяет обращение ко всем устройствам, подключенным к интерфейсу. 1.3. Разряд «Приём-передача» (9-разряд) указывает оконечному устройству действие, которое требуется выполнить (0-приём, 1-передача данных). 1.4. Поле «Подадрес/Режим управления» (10-14 разряды) должно содержать код подадреса устройства (00000-11110) или код признака режима управления (00000-11111), как показано ниже. Допускается использовать 10-разряд в качестве признака «Передача КС» (командное слово-«1»). Признаком режима управления в этом случае должен использоваться код 11111. Рис. 6.3. Форматы слов а) б) Рис. 6.4. Форма синхросигналов: а) – КС и ОС, б) – СД 1.5. Поле «Число СД/Код команды» (15-19 разряды) должно содержать код числа передаваемых или принимаемых слов данных устройством, или код команды (табл. 6.1). В одном сообщении может быть передано или принято не более 32 слов данных. 1.6. Разряд контроля по чётности (20-разряд) должен принимать такое значение, чтобы сумма значений всех 17 информационных разрядов слова была бы нечётной. Таблица 6.1. Коды команд управления Разряд «Прием- передача» Код команды Команда управления В групповом сообщении Со словом данных 1 00000 Принять управление интерфейсом - - 1 00001 Синхронизация + - 1 00010 Передать ОС - - 1 00011 Начать самоконтроль ОУ + - 1 00100 Блокировать передатчик + - 1 00101 Разблокировать передатчик + - 1 00110 Блокировать признак неисправности ОУ + - 1 00111 Разблокировать признак неисправности ОУ + - 1 01000 Установить ОУ в исходное состояние + - 1 01001 - - 01111 Резерв - - 1 10000 Передать векторное слово - + 10001 Синхронизация (СД) + + 1 10010 Передать последнюю команду - + 1 10011 Передать слово ВСК ОУ - + 10100 Блокировать i-й передатчик + + 10101 Разблокировать i-й передатчик + + 10110 - -11111 Резерв - + 2. Слово данных (СД) должно содержать: синхросигнал; поле данных; разряд контроля по чётности (Р). 2.1. Синхросигнал (1-3 разряды) должен иметь форму, представленную на рис. 5.5. 2.2. Поле данных (4-19 разряды) должно содержать передаваемые данные. 2.3. Разряд контроля по чётности (20) должен использоваться как в п. 1.6. 3. Ответное слово (ОС) должно содержать: синхросигнал; поле «Адрес ОУ»; поле признаков; разряд контроля по четности. 3.1. Синхросигнал ответного слова (1-3 разряды) должен быть аналогичен синхросигналу командного слова. 3.2. Поле «Адрес ОУ» (4-8 разряды) должно содержать код собственного адреса устройства по п. 1.2. 3.3. Поле признаков ответного слова (9-19 разряды) должно включать следующие признаки: ошибка в сообщении; передача ОС; запрос на обслуживание; принята групповая команда; абонент занят; неисправность абонента; принять управление интерфейсом; неисправность ОУ. 3.4. Разряд контроля по чётности (20-разряд) используется как в п. 1.6. Форматы основных сообщений Формат 1 - передача данных от контроллера к устройству. Формат 2 - передача данных от устройства к контроллеру. Формат 3 - передача данных от устройства к устройству. Формат 4 - передача команды управления. Формат 5 - передача команды управления приём слова данных. Формат 6 - передача команды управления со словом данных устройству. На рисунках t1 и t2 - паузы Форматы групповых сообщений Групповые сообщения начинаются с передачи контроллером групповой команды и используются для передачи информации одновременно нескольким устройствам без выдачи ими ответных слов. Формат 7 - передача данных (в групповом сообщении) от контроллера к устройству. Формат 8 - передача данных (в групповом сообщении) от устройства к устройству. Формат 9 - передача групповой команды управления с кодом команды из табл.6.1. Формат 10 - передача групповой команды управления со словом данных оконечным устройствам. Время ожидания контроллером паузы t1, по истечении которой он должен зафиксировать отсутствие ответного слова от устройства, должно быть не менее 14 мкс. Пауза t2 между сообщениями, формируемая контроллером, должна быть не менее 4 мкс. Контроль передачи информации Устройство интерфейса должно обеспечивать передачу в ЛПИ слов, удостоверяющих следующим критериям достоверности: - началом слова должен быть синхросигнал, соответствующий типу передаваемых слов; - информационные разряды слов должны передаваться биполярным фазоманипулированным кодом; - количество информационных разрядов в слове должно быть 17, включая разряд контроля по чётности; - сумма значений всех информационных разрядов слова должна быть нечётной. Характеристики ЛПИ Магистральная шина ЛПИ должна быть выполнена из кабеля с витой экранированной парой проводов в защитной оболочке, к которым с обоих концов кабеля должны быть подключены согласующие резисторы. Волновое сопротивление кабеля Zn при частоте 1 МГц должно быть от 70 до 85 Ом. Ответвитель должен быть длиной не более 6 м. Контрольные вопросы по разделу 1. Назначение магистрального последовательного интерфейса. 2. Структура интерфейса. 3. Схема формирования фазоманипулированного кода. 4. Состав командного слова. 5. Состав слова данных. 6. Состав ответного слова. 7. Форма синхросигналов. 8. Форматы основных сообщений. 9. Форматы групповых сообщений. 10. Характеристики ЛПИ. 7. Микросхемы малой степени интеграции и особенности их использования в СУ 7.1. Логические элементы с открытым коллектором Элементы с открытым коллектором (ЛЭ с ОК) имеют на выходе транзистор n-p-n структуры, у которого отсутствует нагрузка в цепи коллектора. Это позволяет разработчику СУ использовать данный элемент для реализации специальных функций. Некоторые из них рассмотрены ниже. На рис. 7.1 приведена схема ЛЭ с открытым коллектором. При необходимости использования данного элемента как логического к его выходу необходимо подключить нагрузочный резистор (Rн). Рис. 7.1. Схема логического элемента с открытым коллектором Монтажное И (только при А = В = С = D = 1 на выходе Y будет логический 0) реализуется соединением выходов нескольких ЛЭ с ОК (рис. 7.2) с общим нагрузочным резистором Rn. Рис. 7.2. Схема формирования "монтажного И" Преобразователь уровня. В качестве преобразователей уровня могут использоваться логические элементы, имеющие открытый коллектор и выходной транзистор которых рассчитан на подключение напряжений больших, чем напряжение питания микросхемы (для К155ЛП9 UСС1 = 15 В): Рис. 7.3. Схема преобразователя уровня где UCC - напряжение источника питания микросхемы; UCC1 - внешнее напряжение. Управление внешней нагрузкой. Элементы с открытым коллектором используются для управления маломощной нагрузкой, например, индикаторами, слаботочными реле и т.д. Необходимым условием является применение такой нагрузки, ток включения которой меньше максимального тока нуля логического элемента. Например . Светодиод VD включен (светится) когда выход Y 0 (А = В = 1) и выключен при Y = 1 (А В или А = В = 0). Резистор R - ограничивает ток светодиода VD. Рис. 7.4. Схема подключения светодиода Рассчитаем значение нагрузочного резистора RH. Исходные данные для расчёта: ток через светодиод IVD= 10 мА, U0ЛЭ= 0,4 B, UCC= 5 B [10]. Падение напряжения на светодиоде при заданном значении тока определяем по его вольтамперной характеристике UVD=1,6 B. RH = (UCC-U0ЛЭ-UVD)/IVD= (5-0,4-1,6)/10= 300 Ом. Мощность резистора определяется выражением: P=URн•IVD= 3 • 0,01=0,03 Вт. Выбираем резистор [12] RН= МЛТ 0,125 -300 Ом ±10% Управление слаботочным реле К (рис. 7.5) аналогично приведённому выше. Диод VD обеспечивает защиту выхода логического элемента от ЭДС самоиндукции реле К. Расчёт Rn ведётся аналогично с учетом характеристик конкретного реле. Рис. 7.5. Схема подключения реле Для формирования магистральных линий интерфейсов также используются логические элементы с открытым коллектором. В этом случае несколько устройств могут формировать сигналы на одну линию связи. Например, сигнал запроса прерывания «ЗПР4» или ответа «ОТВ» в интерфейсе МПИ. Рассмотрим схему, представленную на рис. 7.6: Рис. 7.6. Схема формирования магистральных линий интерфейса Резисторы R1 и R2 устанавливаются на конце линии связи. Выходы сигналов запросов прерываний устройств Y1-Y3 подключены к линии ЗПР4 процессора. При такой схеме все устройства одновременно могут запрашивать прерывания, формируя свои сигналы. Обслуживаться же они будут в соответствии с приоритетами. 7.2. Формирователь короткого импульса При подаче на вход схемы рис. 7.7 высокого уровня на выходе формируется импульс длительностью t2. В исходном состоянии на одном входе D2 логическая 1 на втором 0. При подаче на вход логической 1 на обоих входах D2 будут 1. На выходе D2 с задержкой на её переключение t1 сформируется логическая 1. Входной сигнал Uвх пройдя через микросхемы D1.1, D1.2 и D1.3 поступит на вход D2 в виде логического 0. На выходе Uвых с задержкой t1 сформируется логический 0. Длительность сформированного импульса можно рассчитать по формуле t2 ≈ tП D1.1 + tП D1.2 + t П D1.3, где tП - время переключения логических элементов. Рис. 7.7. Схема и временные диаграммы формирования короткого импульса t1 = tП D2 - задержка по отношению к Uвх; t2 - длительность импульса 7.3. Формирование сигналов в интерфейсах, направленных в процессор, на базе логических элементов Формирование сигналов в интерфейсах, направленных в процессор, например, /ОТВ в МПИ, /XACK в И41, осуществляется элементами с открытым коллектором и с некоторой задержкой, которая должна обеспечить прохождение информации от внешнего устройства к входным буферам процессора. Данная задержка может быть сформирована на базе логических элементов, оставшихся свободными при разработке схем. Рассмотрим пример формирования сигнала /ОТВ при этом необходимо учитывать, что он имеет низкий активный уровень. Задержка в примере реализуется на МС КР1533ЛА3, КР1533ЛИ1, КР1533ЛН2 [9]. Схема формирования сигнала /ОТВ (UВЫХ) с необходимой задержкой представлена на рис. 7.8. Рис. 7.8. Пример схемы формирования сигнала /ОТВ В соответствии с логическими функциями МС временные диаграммы входного и выходного сигналов имеют вид, показанный на рис. 7.9. Рассчитаем задержки сигнала UВЫХ при установке сигнала UВХ и его снятии: ; . 7.4. Дешифраторы адреса Дешифратор адреса (ДА) модуля связи с объектом (МСО) предназначен для выборки одного или нескольких адресов из всего адресного пространства устройств ввода/вывода МПС. На рис. 7.10 показана структурная схема ДА 10х4 (10 линий шины адреса (ША) и 4 адреса, выбираемые из данного адресного пространства). В состав ДА входят: задатчик адреса (ЗА), схема сравнения и схема дешифратора (DC). Задатчик адреса предназначен для задания адреса модуля, выбираемого из адресного пространства ША. Задание адреса обеспечивается формированием кода соответствующей разрядности (на рис. 7.10 и рис 7.12 задатчик адреса 8-разрядный). Задатчик выполняется на базе микропереключателей SA1, либо открытых штыревых разъёмов X1 с установкой на них перемычек. Формирование двоичного кода осуществляется замыканием или размыканием контактов в соответствующем разряде. При замкнутом состоянии контакта (рис. 7.11) на выходе задатчика «0», при разомкнутом – «1». Рис. 7.10. Структурная схема дешифратора адреса в МСО В схеме сравнения сравнивается адрес модуля с ЗА и адрес, выставляемый в данный момент процессором на ША. При равенстве кодов формируется сигнал разрешения дешифрации (РД), который выдаётся в схему DC. Схема сравнения может быть выполнена на базе микросхем: логических элементов, дешифраторов (DC), мультиплексоров (МХ), компараторов кодов, ПЗУ либо ППЗУ. DC дешифрирует двоичный код адреса, подаваемый на его входы, в сигналы ADR выбора элементов в данном модуле. Линии ША, подаваемые на вход DC, определяют адреса занимаемые элементами модуля в адресном пространстве устройств ввода/вывода. Дешифратор адреса на рис. 7.12 из адресного пространства 3FF-000 выбирает адреса 3F3-3F0. При построении ДА на логических элементах может использоваться любая логика. Наиболее простое решение получается при применении элементов «Исключающее ИЛИ» (рис. 7.12). В данной схеме задатчик адреса выполнен на 8-разрядной сборке микропереключателей SA1. Разомкнутое состояние контактов обеспечивает подачу через резисторы RR1 на входы микросхем логических «1». При замыкании контактов микропереключателей на соответствующих входах устанавливается логический «0». Схема сравнения выполнена на микросхемах D1, D2 «Исключающее ИЛИ» и D3 «И-НЕ». Дешифрация линий А0 и А1 шины адреса во всех схемах, приводимых ниже, осуществляется микросхемой D4 (дешифратор DC). Временные параметры работы ДА при установке адреса на ША и снятии в данной схеме рассчитываются по формулам (здесь и далее параметры дешифраторов рассчитываются применительно к микросхемам серии КР1533): ; . Рис. 7.12. Дешифратор адреса на МС «Исключающее ИЛИ», «И-НЕ» и DC 7.5. Формирование сигналов управления В схеме рис. 7.13 для управления чтением используются сигналы адреса ADR и чтения RD, определяющие ввод информации по шине DAT процессора. Эти же адреса могут использоваться и для вывода данных на внешние устройства. В данной схеме используется низкий активный уровень входных сигналов (таблица на рис. 7.13). Выходные сигналы Y1-Y4 имеют активный уровень высокий. При необходимости получения выходных сигналов низкого уровня МС К1533ЛЕ1 заменяется на КР1533ЛЛ1. Так как системные сигналы WR и RD поступают на два входа, возникает необходимость их усиления. Для этих целей используются повторители КР1533ЛП16. Рис. 7.13. Схема формирования сигналов управления вводом и выводом данных 7.6. Контрольные вопросы по разделу 1. Схема логического элемента с открытым коллектором. 2. Схема монтажное "И". 3. Преобразователь уровня. 4. Управление светодиодным индикатором. 5. Управление слаботочным реле. 6. Схема формирования магистральной линии связи интерфейса. 7. Схема формирователя короткого импульса. 8. Схема формирования и расчёт задержки, выполненной на логических элементах. 9. Дешифраторы адреса. 10. Схема задатчика адреса. 11. Дешифратор адреса на МС «Исключающее ИЛИ». 12. Схема формирования сигналов управления вводом и выводом данных. 8. Общие сведения об автоматизированной системе проектирования печатных плат PCAD Автоматизированная система PCAD предназначена для проектирования многослойных печатных плат (ПП) вычислительных и радиоэлектронных устройств [7]. В состав PCAD входят четыре основных модуля - PCAD Schematic, PCAD PCB, PCAD Library Executive, PCAD Autorouters и ряд других вспомогательных программ (рис. 1.1). Рис. 8.1. Структура системы проектирования PCAD PCAD Schematic и PCAD PCB - соответственно графические редакторы принципиальных электрических схем и ПП. Редакторы имеют системы всплывающих меню в стиле Windows, а наиболее часто применяемым командам назначены пиктограммы. В поставляемых вместе с системой библиотеках зарубежных цифровых ИМС имеются три варианта графики: Normal - нормальный (в стандарте США), DeMorgan - обозначение логических функций, IEEE - в стандарте Института инженеров по электротехнике (наиболее близкий к российским стандартам). Редактор PCAD PCB может запускаться автономно и позволяет разместить модуль на выбранном монтажно - коммутационном поле и проводить ручную, полуавтоматическую и автоматическую трассировку проводников. Если PCAD PCB вызывается из редактора PCAD Schematic, то автоматически составляется список соединений схемы и на поле ПП переносятся изображения корпусов компонентов с указанием линий электрических соединений между их выводами. Эта операция называется упаковкой схемы на печатную плату. Затем вычерчивается контур ПП, на нем размещаются компоненты и, наконец, производится трассировка проводников. Применение в редакторах шрифтов True Type позволяет использовать на схеме и ПП надписи на русском языке. Автотрассировщики вызываются из управляющей оболочки PCAD РСВ, где и производится настройка стратегии трассировки. Информацию об особенностях трассировки отдельных цепей можно с помощью стандартных атрибутов ввести на этапах создания принципиальной схемы или ПП. Первый трассировщик QuickRoute относится к трассировщикам лабиринтного типа и предназначен для трассировки простейших ПП. Второй автоматический трассировщик PRO Route трассирует ПП с числом сигнальных слоев до 32. Трассировщик Shape-Based Autorouter - бессеточная программа автотрассировки ПП. Программа предназначена для автоматической разводки многослойных печатных плат с высокой плотностью размещения элементов. Эффективна при поверхностном монтаже корпусов элементов, выполненных в различных системах координат. Имеется возможность размещения проводников под различными углами на разных слоях платы, оптимизации их длины и числа переходных отверстий. Document Toolbox - дополнительная опция PCAD РСВ и PCAD Schematic для размещения на чертежах схем или ПП различных диаграмм и таблиц, составления различных списков и отчетов, которые динамически обновляются, таблиц сверловки, данных о структуре платы, технологической и учетной информации, размещения на чертежах схем списков соединений, выводов подключения питания и другой текстовой информации. Программа предназначена для расширения возможностей выпуска технической документации. Document Toolbox позволяет автоматизировать создание конструкторской документации, необходимой для производства проектируемых ПП. SPECCTRA - автономная программа ручного, полуавтоматического и автоматического размещения компонентов и трассировки проводников. Программа трассирует ПП большой сложности с числом слоев до 256. В программе используется так называемая бессеточная Shape-Based - технология трассировки. За счет этого повышается эффективность трассировки ПП с высокой плотностью размещения компонентов, а также обеспечивается трассировка одной и той же цепи трассами различной ширины. Программа SPECCTRA имеет модуль AutoPlace, предназначенный для автоматического размещения компонентов на ПП. Вызов программы производится автономно из среды Windows или из программы PCAD РСВ. PCAD Library Executive - менеджер библиотек. Интегрированные библиотеки PCAD содержат как графическую информацию о символах и типовых корпусах компонентов, так и текстовую информацию (число секций в корпусе компонента, номера и имена выводов, коды логической эквивалентности выводов и т.д.). Программа имеет встроенные модули: Symbol Editor - для создания и редактирования символов компонентов и Pattern Editor - для создания и редактирования посадочного места и корпуса компонента. Упаковка секций компонента, ведение и контроль библиотек осуществляются модулем Library Executive. Модуль имеет средства просмотра библиотечных файлов, поиска компонентов, символов и корпусов компонентов по всем возможным атрибутам. Вспомогательные утилиты, образующие интерфейс DBX (Data Base Exchange), в частности, производят перенумерацию компонентов, создают отчеты в требуемом формате, автоматически создают компоненты, выводы которых расположены на окружности или образуют массив, рассчитывают паразитные параметры ПП и т. п. Общие характеристики PCAD: • 32-разрядная база данных; • разрешающая способность программ равна 0,001 мм; • до 100 открытых одновременно библиотек; • число компонентов в одной библиотеке - неограничено; • до 64 000 электрических цепей в одном проекте; • до 10 000 выводов в одном компоненте; • до 5000 секций (вентилей) в одном компоненте; • до 2000 символов в атрибуте компонента; • до 2000 символов в текстовой строке; • до 20 символов в имени вывода, имени цепи, позиционном обозначении вывода (пробелы, знаки табуляции, точки и скобки не допускаются); • до 16 символов в имени типа компонента (пробелы и знаки табуляции не допускаются); • до 30 символов в позиционном обозначении компонента (двоеточие, пробелы, знаки табуляции, точка и точка с запятой не допускаются); • до 8 символов в имени файла (в том числе и при работе в среде Windows); • многошаговый «откат» вперед и назад. По умолчанию количество запоминаемых шагов установлено равным 10, но эту величину можно при необходимости изменить, редактируя файл конфигурации *.ini. • минимальный шаг сетки 0,1 mil в английской системе и 0,001 мм в метрической системе (1 mil = 0,001 дюйма = 0,0254 мм, 1 мм = 40 mil). Систему единиц можно изменять в любой фазе проекта. Графический редактор принципиальных схем PCAD Schematic Характеристики редактора: • до 99 листов схем в одном проекте, максимальный размер листа 60 х 60 дюймов; • поддержка стандартных форматов листов от А до Е, АО-А4 и др. форматов; • дискретность угла поворота компонента 90°; • работает утилита ERC для просмотра и сортировки ошибок в принципиальных схемах; • перекрестные связи между PCAD Schematic и PCAD РСВ позволяют для выбранной на схеме цепи высветить на ПП соответствующий ей проводник и наоборот; • возможна передача данных в программу моделирования Dr. Spice A/D. Программа PCAD Schematic имеет стандартный интерфейс Windows с добавлением команд, специфичных для системы (рис. 8.2). В нижней части экрана редактора расположена строка состояний (рис. 8.3). Графический редактор печатных плат PCAD РСВ Характеристики PCAD PCB: • до 99 слоев в ПП, из них 11 слоев предварительно определены; • максимальный размер ПП 60 х 60 дюймов; • автоматическая коррекция принципиальных электрических схем по изменениям в печатной плате и наоборот (коррекция «назад» и «вперед»); • до 64 000 типов контактных площадок в проекте; • ширина проводника на ПП до 10 мм; • до 64 000 стилей стеков контактных площадок в проекте; • контактные площадки различных форм: эллипс, овал, прямоугольник, скругленный прямоугольник, сквозное переходное отверстие, перекрестье для сверления (target), непосредственное соединение, тепловой барьер с 2 ÷ 4 перемычками; • контроль соблюдения зазоров и полноты разводки ПП; • минимальная дискретность угла поворота текста и графических объектов - 0,1 град; • поддержка управляющих файлов фотоплоттеров Gerber и сверлильных станков с ЧПУ типа Excellon. Окно графического редактора PCAD PCB имеет много общего с окном редактора PCAD Schematic, отличается наличием некоторых специальных команд. Рис. 8.2. Окно графического редактора схем PCAD Schematic Рис. 3. Строка состояний графического редактора PCAD Schematic Библиографический список 1. Сосонкин В. Л., Мартинов Г.М. Системы числового программного управления: Учеб. пособие.- М.: Логос, 2005.-296 с. 2. Белоус А. И. и др. Биполярные микросхемы для интерфейсов систем автоматического управления/А. И. Белоус, О. Е. Блинков, А. В. Силин.- Л.: Машиностроение. Ленингр. отд-ние, 1990.- 272 с. 3. Интерфейс МПИ. Технические средства АСУТП: Отраслевой каталог. /ИНФОРМПРИБОР.-М., 1989г- 120 с. 4. Интерфейс И41. Технические средства АСУТП: Отраслевой каталог. /ИНФОРМПРИБОР.-М., 1989г- 120 с. 5. Новиков Ю.В. и др. Разработка устройств сопряжения для персонального компьютера типа IBM PC. Под общей редакцией Ю. В. Новикова. Практ. пособие – М.: ЭКОМ., 1998.-224 с. 6. Интерфейс магистральный последовательный системы электронных модулей. ГОСТ 26765.52-87. 7. Стишенко В. Б. ACCEL EDA.Технология проектирования печатных плат – М.: "Нолидж", 2000.- 512 с. 8. Антонов А.П. Язык описания цифровых устройств Altera HDL. Практический курс.- М.: ИП Радио Софт, 2001.- 224 с. 9. Логические интегральные схемы КР1533, КР1554: Справочник / И.И. Петровский, А.В. Прибыльский, А.А. Троян, В.С. Чувелов. – М.: 1993.-456 с. 10. Иванов В. И. Полупроводниковые оптоэлектронные приборы: Справочник/ В. И. Иванов, А. И. Аксёнов, А. М. Юшин – 2-е изд., перераб. и доп.- М.: Энергоатомиздат, 1988.- 448с. 11. Электрические соединители: Справочник / Лярский В.Ф., Мурадян О.Б. – М.: Радио и связь, 1988. – 271 с. 12. Резисторы, конденсаторы, трансформаторы, дроссели, коммутационные устройства РЭА: Справочник 1 Н.Н. Акимов, Е.П. 13. Полупроводниковые приборы: Диоды, тиристоры, оптоэлектронные приборы: Справочник / А. В. Баюков, А. В. Гитцевич, А. А. Зайцев и др.; под общей редакцией Н. Н. Горюнова. – 2-е изд., перераб. и доп. – М.: Энергоатомиздат, 1985. 744 с. Оглавление Введение ……………………………………………………………………… 1. Микропроцессорные системы управления ………………………...……. 1.1. Задачи, решаемые МПСУ ……………………………………….. 1.2. Функции МПСУ ………………………………………………….. 1.3. Структура МПСУ ………………………………………………… 1.4. Контрольные вопросы по разделу ……………………………… 2. Основные вопросы организации системных интерфейсов ……………. 2.1. Термины и определения, используемые в интерфейсах ……… 2.2. Характеристики и классификация интерфейсов ………………. 2.3. Управление обменом в системных интерфейсах …………….. 2.4. Контрольные вопросы по разделу ……………………………… 3. Интерфейс магистральный параллельный МПИ ……………………… 3.1. Назначение, принцип действия, основные характеристики …... 3.2. Одиночный адресный обмен ……………………………………. 3.3. Одноуровневая процедура прерывания ………………………... 3.4. Процедура передачи управления ……………………………….. 3.5. Контрольные вопросы по разделу ……………………………… 4. Интерфейс И41 ……………………………………………………………. 4.1. Назначение, принцип действия и характеристика интерфейса .. 4.2. Порядок обмена сообщениями …………………………………. 4.3. Операции прерывания …………………………………………… 4.4. Операции смены задатчика ……………………………………... 4.5. Контрольные вопросы по разделу ……………………………… 5. Интерфейс RS232C ……………………………………………………….. 6. Интерфейс магистральный последовательный ГОСТ 26765.52-87 ……. 7. Микросхемы малой степени интеграции и особенности их использования в СУ ………………………………………………………... 7.1. Логические элементы с открытым коллектором ……………… 7.2. Формирователь короткого импульса …………………………… 7.3. Формирование сигналов в интерфейсах, направленных в процессор, на базе логических элементов ………………………... 7.4. Дешифраторы адреса ……………………………………………. 7.5. Формирование сигналов управления …………………………... 7.6. Контрольные вопросы по разделу ……………………………… 8. Общие сведения об автоматизированной системе проектирования печатных плат PCAD …………………………………………………………... Библиографический список ………………………………………………… 3 4 4 4 5 8 9 9 10 11 17 18 18 22 33 37 45 47 47 50 62 70 78 79 83 89 89 91 92 93 95 96 97 101