Оперативные запоминающие устройства. Проектирование модуля ОЗУ

Содержание : 1. Введение 2. Проектирование модуля ОЗУ 2.1 Задачи проектирования модуля ОЗУ 2.2 Методика расчета модуля ОЗУ 3. Заключение 4. Список литературы 1. Введение Оперативные запоминающие устройства (ОЗУ) ха­рактеризуются следующими признаками: произвольным доступом к ячейкам памяти, хранящим информацию, возможностью смены этой информации в процессе ра­боты, адресным способом размещения и поиска инфор­мации и работой в том же темпе, что и процессор. Оперативные ЗУ служат для реализации внутренней памяти цифровых ЭВМ и вычислительных систем (ВС) и широко используются в качестве буферной памяти в различных устройствах автоматики и вычислитель­ной техники, в том числе в системах технического зрения. Функциональные возможности характеризуются следующими параметрами: 1) информационной емкостью – максимальное количество хранимой информации в битах или байтах; 2) быстродействием – которая оценивается временем выборки, т.е. временем прошедшим от момента обращения к ЗУ до момента появления на выходе требуемой информации; 3) энергопотребление – электрическая мощность, потребляемая от источника питания на единицу информационной емкости. (Вт/бит) Классификация микросхем ЗУ По функциональному назначению: 1) постоянные; 2) оперативные; 3) логические. Существующие конструктивно-технологические особенности пост­роения ЗУ позволяют выделить еще ряд классификационных призна­ков, уточняющих и дополняющих функциональную классификацию. По способу обращения к массиву элементов памяти все ЗУ делят­ся на адресные и ассоциативные. Большинство видов ЗУ (см. табл. 1.1), кроме вида РА, относятся к адресным ЗУ с произвольной выборкой, архитектура построения которых на протяжении более 10 лет оста­ется практически неизменной. В адресных ЗУ обращение к элементам памяти производится по их физическим координатам, задаваемым внешним двоичным кодом — адресом. Адресные ЗУ бывают с произ­вольным обращением, которые допускают любой порядок следования адресов, и с последовательным обращением, где выборка элементов памяти возможна только в порядке возрастания или убывания адре­сов; функционально такие ЗУ представляют собой сдвигающие реги­стры (вид ИР). Номенклатура ассоциативных ЗУ (см табл. 1.1, вид РА) в подклассе микросхем ограничена в связи с неустановившейся архитектурой построения. По способу хранения информации ЗУ бывают статическими и динамическими. Элементы памяти статических ЗУ представляют собой бистабильные элементы, что определяет потенциальный характер управляющих сигналов и возможность считывания информации и без ее разрушения. В динамических ЗУ для хранения информации используются инерционные свойства реактивных элементов (в полупроводниковых ЗУ — конденсаторов), что требует периодического восстановления (регенерации) состояния элементов памяти в процессе хранения информации. В современных конструкциях ЗУ регенерация совмеща­ется с обращением к элементу памяти или группе элементов памяти. Такие ЗУ с моностабильными элементами памяти требуют для обес­печения синхронизации элементов обрамления матрицы ЗУ управления потенциально-импульсными сигналами. Разрабатываются ЗУ с динамическим накопителем, но встроенной системой регенерации и синхронизации — квазистатические ЗУ. Внешние сигналы управления в этом случае такие же, как у полностью статических ЗУ. Статические тактируемые, или синхронные ЗУ имеют статический накопитель (матрицу элементов памяти) и динамические входные цепи управления, требующие синхронизации, аналогично динамическим ЗУ. По технологическому исполнению интегральные ЗУ имеют сле­дующие разновидности: полупроводниковые ЗУ на основе биполярных структур, использующие схемотехнику ЭСЛ, ТТЛ, инжекционную И2Л; полупроводниковые ЗУ на основе МОП-технологии, использующие структуры р-МОП, n-МОП, КМОП. Следует отметить, что по уровням входных и выходных сигналов ЗУ любого типа изготовляются совместимыми с логическими элемен­тами одной из трех стандартных систем: ЭСЛ, ТТЛ, КМОП. Как правило, ЗУ на основе ТТЛ и ЭСЛ имеют одинаковую схему построе­ния элементов памяти и различаются только схемотехникой внутри БИС ЗУ; ЗУ на основе И2Л рассчитаны на работу с мик­росхемами ТТЛ или реже ЭСЛ, а ЗУ на основе p-МОП и n-МОП совместимы с микросхемами ТТЛ. Запоминающие устройства на ос­нове КМОП совместимы с КМОП логическими элементами, а по вы­ходу— с ТТЛ логическими элементами. При использовании в устройствах ТТЛ уровней на входе КМОП ЗУ обычно требуются схемы сопряжения. Для РПЗУ разработаны специальные структуры: с лавинной инжекцией заряда (ЛИПЗ МОП) и плавающим затвором (для РПЗУ УФ); ЛИПЗ МОП с двойным затвором для РПЗУ с электрическим, стиранием; металл — нитрид кремния — окисел кремния — полупроводник (МНОП); используется в РПЗУ с электрическим, в том числе избира­тельным, стиранием. По внешним сигналам все типы РПЗУ совместимы с логическими элементами на основе ТТЛ. В настоящее время разрабатываются РПЗУ с КМОП-обрамлением. Таблица 1.1. Виды микросхем, входящих в подгруппу «Схемы запоминающих устройств» [1] Условное обозначение вида изделия Наименование вида изделия Краткое техническое описание вида изделия Полное Сокращение Отечествен- ное По ГОСТ 2.743-82 РМ РУ РВ РЕ РТ РР РФ РА РП Матрицы оперативных запоминающих устройств Оперативные запоми­нающие устройства Матрицы постоянных за­поминающих устройств Постоянные запоминаю­щие устройства Постоянные запоминаю­щие устройства с возмож­ностью однократного элек­трического программиро­вания Постоянные запоминающие устройства с возможностью многократного электрическо­го перепрограммирования (репрограммируемые) Постоянные запоминаю­щие устройства с ультра­фиолетовым стиранием и электрической записью ин­формации Ассоциативные запоми­нающие устройства Прочие запоминающие устройства - ОЗУ - ПЗУ ППЗУ РПЗУ РПЗУУФ АЗУ - - RAM - ROM PROM EEPROM EPROM CAM - Массив активных элементов памяти, объединенных в прямоугольную матричную схему, обес­печивающую прямой электрический доступ к любому элементу памяти Матрица активных элементов памяти, объединенная со схемами управления, обеспечивающи­ми режимы записи, хранения и считывания двоичной информации в процессе ее обработки Массив, как правило, пассивных элементов па­мяти в виде прямоугольной матрицы, предназна­ченных только для воспроизведения информации определяемой расположением элементов памяти в матрице Матрица пассивных элементов памяти со схе­мами управления, предназначенная для воспро­изведения неизменной информации, заносимой в матрицу при изготовлении; хранение информации энергонезависимо Отличаются от ПЗУ тем, что позволяют в про­цессе применения микросхемы однократно изме­нить состояние запоминающей матрицы электри­ческим путем по заданной программе ПЗУ, предназначенные для долговременного хранения и воспроизведения записанной в про­цессе эксплуатации информации. Допускает мно­гократную электрическую запись информации но число циклов записи - стирания V ограничено (25...10* циклов). От ОЗУ отличается также значительно меньшей скоростью записи по сравне­нию со скоростью считывания информации От РПЗУ вида «РР» отличаются только способом стирания информации —с помощью ультра­фиолетового освещения, для чего в крышке кор­пуса имеется окно со специальным стеклом «Безадресные» ЗУ; поиск и выборка информа­ции осуществляется по содержанию произволь­ного количества разрядов, хранящихся в АЗУ чисел, независимо от физических координат яче­ек памяти Основные параметры. Таблица 2.1. Сигналы БИС ЗУ Наименование сигнала Обозначение По ГОСТ 19480-74 с изменениями 1981 и 1985 гг. МЭК Международное Отечественное Адрес Тактовый сигнал Адрес столбца Строб адреса столбца Цикл Входные данные Данные вход/выход Сигнал разрешения Сигнал обнуления (стирания) Сигнал разрешения по выходу Выходные данные Сигнал информации Сигнал считывания Адрес строки Строб адреса строки Сигнал регенерации Сигнал запись — считывание Сигнал считывание — запись Выбор микросхемы Сигнал записи А С СА CAS CY DI DIO{DI/DO) СЕ ER СЕО DO D RD RA RAS REF WR/RD RD/WR CS WR A T CA CAS Ц UВХ.И UВХ.И/ UВЫХ.И P УСТ0 - UВЫХ.И U СЧ RA RAS РЕГ ЗП/СЧ СЧ/ЗП BM ЗП A С CA CAS С D DO E ER G Q D R RA RAS RF WR RW S W ОЗУ строятся на микросхемах ЗУ статического и динамического типа и называются, со­ответственно, статическими и динамическими. Рас­смотрим вначале вопросы проектирования статических ОЗУ. Режимы работы микросхем ЗУ статического типа за­даются двумя управляющими сигналами: на входах выбора микросхемы С5 и записи/считывания WR/RD. Как правило, выбор микросхемы производится сигналом низкого уровня на входе CS. Низкий уровень сиг­нала на входе WR/RD соответствует режиму записи, а высокий — режиму считывания. При высоком уров­не сигнала на входе CS микросхема ЗУ находится в режиме хранения. Управляющие сигналы CS и WRIRD могут быть импульсными и потенциальными. По виду управляющих сигналов микросхемы ОЗУ статического типа делятся на две группы. Первую группу составляют микросхе­мы ЗУ, у которых управляющий сигнал CS должен быть импульсным. Микросхемы этой группы называют тактируемыми или синхронными. Вторую группу со­ставляют асинхронные микросхемы ЗУ, у которых управляющие сигналы могут быть как импульсными, так и потенциальными. Микросхемы ЗУ представляют собой законченные ОЗУ, но с небольшим числом разрядов (1; 4; 8 или 16) и ограниченной емкостью (в настоящее время до 64 Кбит). Микросхемы ЗУ приспособлены для наращивания как числа слов, так и числа разрядов хранящихся слов. Для увеличения числа разрядов соответствующие адресные и управляющие входы всех микросхем ЗУ соединяются параллельно (рис. 1). На рис. .2 пока­зано соединение входов и выходов микросхем ЗУ для увеличения числа слов в Ns=2n раз и числа разря­дов в Nc раз. Микросхемы ЗУ образуют матрицу NrXNc. Старшие I разрядов входного адреса посту­пают на дешифратор, выходы которого соединяются с входами CS микросхем ЗУ соответствующих строк матрицы. Входы и выходы данных одноименных разря­дов микросхем ЗУ в столбцах матрицы соответственно соединяются (предполагается, что выходы микро­схем ЗУ являются выходами с тремя состояниями и выходы невыбранных микросхем находятся в состоя­нии высокого импеданса). Рис. 1. Схема увеличения числа разрядов ОЗУ Рис.2 Схема увеличения емкости ОЗУ Оперативные ЗУ строятся по модульному принципу. На микросхемах ЗУ выполняется модуль ОЗУ, кото­рый конструктивно реализуется в виде одного или не­скольких типовых элементов замены ТЭЗ. Используя модули ОЗУ, можно построить ОЗУ еще большей емкости — блок ОЗУ, причем принципы построения бло­ка ОЗУ на модулях ОЗУ (ТЭЗ) аналогичны принципам построения модуля ОЗУ на микросхемах ЗУ, которые и будут рассмотрены ниже. Структурная схема модуля статического ОЗУ при­ведена на рис. 3. На схеме можно выделить матрицу микросхем ЗУ NrXNc и остальные узлы, которые обычно называют схемами управления ОЗУ. К схемам, управления относятся: регистр адреса RGA; дешифра­тор выбора строк матрицы микросхем ЗУ с помощью сигналов на входах CS микросхем DCCS; регистры входных RGDI и выходных RGDO данных; блок "управления модуля ОЗУ СОМ; буферные формирова­тели BF, с помощью которых осуществляется согласо­вание по электрическим параметрам сигналов на вхо­дах и выходах микросхем ЗУ с сигналами на выхо­дах и входах соответствующих схем управления. Отме­тим, что выходы данных модуля ОЗУ, так же как и выходы микросхем ЗУ, обычно являются выходами элементов с тремя состояниями или с открытым кол­лектором. Входными и выходными для модуля ОЗУ являются следующие сигналы: МА — адресные сигналы, опреде­ляющие номер ячейки памяти, к которой производится обращение; MD1 — входные данные, определяющие записываемую информацию; MDO — выходные данные, определяющие считываемую информацию; MS — управ­ляющий сигнал выбора модуля ОЗУ, определяющий факт обращения к модулю ОЗУ; MW/MR—управляю­щий сигнал, определяющий режим работы модуля ОЗУ (запись или считывание); СЕ — управляющий сигнал, разрешающий передачу данных на выходы модуля ОЗУ. Работа модуля ОЗУ синхронизируется сигналами, поступающими с блока управления модуля СОМ. Назначение сигналов, показанных на рис.3, следую­щее: Cl—сигнал разрешения приема адреса в RGA; С2 — сигнал, определяющий момент начала действия и длительность сигналов на входах С5 микросхем ЗУ; C3 — сигнал, определяющий момент начала действия и длительность сигналов на входах WR/RD микросхем ЗУ; С4 — сигнал разрешения приема входных данных в RGDI; С5—-сигнал разрешения приема выходных данных в RGDO. Структурная схема, по­казанная на рис.3, не является единственной. Воз­можны, в частности, следующие модификации этой схемы: а) функции регистров входных RGDI и выходных RGDO данных может выполнять один общий регистр данных RGD; б) регистр адреса RGAв модуле ОЗУ может от­сутствовать, при этом предполагается, что этот ре­гистр размещается в другом устройстве ЭВМ или вы­числительной системы; в) может отсутствовать регистр входных данных RGDI, или регистр выходных данных RGDI, или оба этих регистра; г) могут отсутствовать некоторые буферные форми­рователи BF, если условия согласования по электри­ческим параметрам выполняются без их использования. 2.1 Задачи проектирования модуля ОЗУ Исходными данными для проектирования модуля ОЗУ являются: емкость модуля ОЗУ; ограничения на значения внешних параметров модуля ОЗУ (время выборки, время цикла обращения, потребляемая мощ­ность, надежность и др.); электрические параметры и временное расположение входных и выходных сигна­лов в режимах записи и считывания; серии логических Элементов, которые могут быть использованы в схемах управления; условия эксплуатации, в том числе темпе­ратурный диапазон окружающей среды; некоторые специальные требования к модулю ОЗУ; целевая функция проектирования. Процесс проектирования модуля ОЗУ сводится к решению следующих задач: 1. Выбор типа микросхемы ЗУ и определение их количества. Отметим, что в ряде случаев тип исполь­зуемой микросхемы ЗУ задается. 2. Построение структурной схемы модуля ОЗУ. 3. Выбор микросхем для реализации схем управле­ния RGA, DCCS, RGDI, RGDO. 4. Расчет электрического сопряжения микросхем ОЗУ и схем управления и выбор элементов, используе­мых в качестве буферных формирователей. 5. Построение временных диаграмм работы модуля ОЗУ в режимах записи и считывания и определение временных параметров модуля ОЗУ. 6. Проектирование блока управления модуля ОЗУ. 7. Расчет значений внешних параметров модуля ОЗУ (потребляемой мощности, надежности и др.). 8. Построение принципиальной электрической схемы модуля ОЗУ. Результаты проектирования модуля ОЗУ оформля­ются в виде технического описания и комплекта элек­трических схем в соответствии с требованиями ГОСТ и ЕСКД. 2.2 Методика расчета модуля ОЗУ Рассмотрим методику решения перечисленных выше задач проектирования модуля ОЗУ в предполо­жении, что тип микросхемы (БИС) ЗУ выбрав, а структурная схема модуля ОЗУ аналогична приве­денной на рис. 3. Определим число БИС ЗУ в модуле в целом qRAM, а также число строк Nn и столбцов Nc матрицы: где. N, nm — число слов в модуле и в микросхеме БИС ЗУ; п, п.м — число разрядов в модуле ОЗУ и в микро­схеме ЗУ соответственно. Очевидно, что число выхо­дов дешифратора DCCS должно быть равно NR. Согласование по электрическим параметрам входных цепей БИС ЗУ. К входным цепям относятся цепи ад­реса, входных данных и управления. Необходимость согласования обусловлена тем, что число БИС в мо-дуле ОЗУ qram составляет несколько десятков, а так­же тем, что электрические параметры БИС ОЗУ обыч­но отличаются от электрических параметров микросхем, используемых в схемах управления. Для удобства расчета введем два вспомогательных параметра: коэффициент объединения по входу К,с и коэффициент разветвления Кр. Под коэффициентом объединения по входу для любой входной цепи мо­дуля ОЗУ будем понимать число одноименных входов БИС ЗУ, которые необходимо подключить к одному выходу соответствующей схемы управления. Коэффи­циент объединения по адресным входам КCA и входам управления режимом работы WRIRD Кср равен числу БИС ЗУ в модуле: KcA=Kw=QRAM; (2) KCSI=NR: (3) по входам данных Kccs=Nc. (4) по входам выбора микросхем Под коэффициентом разветвления Кр по любой входной цепи будем понимать число одноименных вхо­дов БИС ЗУ, которые можно подключить к выходу со­ответствующего буферного формирователя. Коэффици­ент разветвления определяется исходя из того, что токи нагрузки для высокого и низкого уровней сиг­нала и емкостная нагрузка не должны превышать зна­чения, допустимого для выхода элемента буферного формирователя, используемого в данной цепи: где IOH IOL CLlim— допустимые значения выходных токов высокого и низкого уровней и емкости нагрузки элементов буферных формирователей: IIH IIL CI— входные токи высокого и низкого уровней и входная емкость по одному соответствующему входу БИС ЗУ; СM — монтажная емкость. Кроме условия (5) следует также учитывать, что для некоторых БИС ЗУ оговаривается допустимое зна­чение фронта входного сигнала. Емкостная нагрузка, подключенная к выходу элемента буферного формиро­вателя, приводит к увеличению времени нарастания фронта сигнала на величину dtR, которое можно при­близительно оценить по формуле где cl — емкость нагрузки, фактически подключенная к выходу элемента буферного формирователя BF; Uon — напряжение высокого уровня на выходе этого элемен­та; /os—ток заряда емкости cl, равный току корот­кого замыкания элемента BF. Для элементов ТТЛ-типа среднего быстродействия значение тока короткого за­мыкания может быть принято равным 20 мА, а для элементов на КМДП-транзисторах — равным 2...5 мА с повышенной нагрузочной способностью 5...10 мА. Если рассчитанное значение фронта сигнала превы­шает допустимое, то можно: уменьшить значение Кр и тем самым уменьшить емкость cl, фактически подклю­ченную к выходу элемента BF; увеличить ток заряда емкости cl за счет подключения между выходом эле­мента BF и источником питания резистора rl. Увели­чение тока заряда при этом dILmin = Uсо min/Rbi (7) где U ее min — минимальное напряжение источника пита­ния. Следует иметь в виду, что подключение дополни­тельного резистора приводит к изменению выраже­ния (5), поэтому значение тока Iон должно быть увеличено на dIon=(Uccmin—UoH)/ RL, (8) а значение тока iol—уменьшено на dIoL=Uccmax!RL. (9) где U он — напряжение высокого уровня на выходе эле­мента BF; Ucc max — максимальное напряжение источ­ника питания. Буферные формирователи строятся по пирамидаль­ной схеме, содержащей обычно один—два яруса. Число ярусов и число элементов в каждом ярусе рас­считывается исходя из нагрузочной способности эле­ментов, используемых в BF. Такими элементами могут быть обычные логические элементы (НЕ, И—НЕ), элементы с повышенной нагрузочной способ­ностью, шинные формирователи. Согласование по электрическим параметрам цепей выходных данных БИС ЗУ. Выходы данных БИС ЗУ являются обычно либо выходами с открытым коллек­тором (ok), либо выходами с тремя состояниями (ТС), поэтому выходы БИС ЗУ в каждом разряде мо­гут быть объединены для реализации функции монтаж­ное ИЛИ. Число объединяемых выходов в каждом разряде, как указывалось выше, равно NR. Допусти­мость объединения БИС ЗУ по выходам (как с ОК, так и с ТС) определяется исходя из условия согласо­вания по емкостной нагрузке: где Со и СLlim — емкость выхода БИС ЗУ и предель­но допустимая емкость нагрузки, которая может быть подключена к этому выходу; cI — входная емкость эле­мента-нагрузки; Z—числоэлементов-нагрузок; См— емкость монтажа; cl—суммарная емкость нагрузки. Если nr велико (16, 32 и более), то условие (5.11) может не выполняться. В этом случае БИС ЗУ делят на группы. Выходы БИС ЗУ, принадлежащие одной группе, объединяют (монтажное ИЛИ), а полученные таким образом выходы групп объединяют с помощью логического элемента. При использовании БИС ЗУ с ОК требуется до­полнительный внешний резистор rl (рис. 4). Сопро­тивление резистора определяется исходя из условий по­лучения допустимых уровней напряжения на выходах БИС ЗУ для логических уровней 1 и 0. Минимальное значение RLmin находится из условия, что выход выбранной БИС ЗУ имеет- низкий уровень напряжения (рис.4, а): а максимальное значение Рь шах — что все выходы БИС ЗУ имеют высокие уровни напряжения (рис. 4,б): Здесь Uccmaxи Uccmin—максимальное и минималь­ное напряжения источника питания; uol и Uон — низ­кий и высокий уровни напряжения на выходе БИС ЗУ (для ТТЛ-схем можно принять (UoL.=0,4 В; Uон= «=2,4 В); IоH и IOL—выходные токи высокого и низ­кого уровней БИС ЗУ; Iin и iout — входные токи высо­кого и низкого уровней элементов нагрузки; ILo—ток утечки невыбранных БИС ЗУ; NR — число строк мат­рицы БИС ЗУ; Z — число элементов нагрузки. - Значение сопротивления Ri, выбирается из условия RLmin