Регистр и счетчики

Лекция 4. Регистр и счетчики ПЛАН ЛЕКЦИИ 1. Счетчики 2. Цифровые регистры 3. Арифметическо-логическое устройство 4. Устройство управления 5. Архитектура классического компьютера 2 Счетчики 3 Счетчиком – устройство для подсчета числа входных сигналов и хранения в определенном двоичном коде этого числа. Счетчики – это цифровые автоматы, внутренние состояния которых определяются только количеством сигналов "1", пришедших на вход. Сигналы "0" не изменяют их внутренние состояния. Счётчики могут строиться на T или JK -триггерах. Счетчик, образованный цепочкой из m триггеров, сможет подсчитывать в двоичном коде 2m входных импульсов. Каждый из триггеров в этой цепочке называют разрядом счетчика. Счетчики 4 Количество триггеров (m), необходимое для реализации счетчика: m = log2 Kсч. m – ближайшее большее целое число Kсч – емкость счетчика (кол-во уникальных комбинаций двоичных кодов) ax= N loga(N)= x Пример: если нужно посчитать до 7, то количество счетчиков = log2(7)= x 2x=7 ->x= 2.807->3 счетчика Счетчики 5 Классификация счетчиков:
по модулю счета: двоичные, двоично-десятичные или с другим основанием счета, недвоичные с постоянным модулем счета, с переменным модулем счета;
по направлению счета: суммирующие, вычитающие, реверсивные;
по способу организации внутренних связей: с последовательным переносом, с параллельным переносом, с комбинированным переносом, кольцевые. Классификационные признаки независимы и могут встречаться в различных сочетаниях Счетчики В суммирующем счетчике каждый входной импульс увеличивает число, записанное в счетчик, на единицу (для счетчиков с естественным порядком счета) и на единицу и более для счетчиков с произвольным порядком счета Вычитающий счетчик действует обратным образом: двоичное число, хранящееся в счетчике, с каждым поступающим импульсом уменьшается Реверсивный счетчик может работать в качестве суммирующего и вычитающего. Эти счетчики имеют дополнительные входы для задания направления счета Переполнение счетчика наступает при поступлении на его вход количества импульсов большего Kсч. Счетчики могут быть как асинхронными, так и синхронными. 6 Счетчики. Пример 7 Асинхронный суммирующий двоичный счетчик – естественный порядок счета, K сч.= 8 Kсч.=2m m = log2 8 = 3 Для его построения необходимо m=3 триггера - три разряда двоичного числа Для получения суммирующего счетчика триггеры должны изменять свое состояние при переходе тактового сигнала из «1» в «0». Следовательно, нужны триггеры, срабатывающие по фронту импульса 8 Счетчики. Пример Временная диаграмма Таблица истинности Логическая схема Счетчики. Пример 9 Правило 1: Если в счетчике используются триггеры с прямым динамическим входом, то сигнал переноса в суммирующем счетчике снимается с инверсных выходов предыдущих триггеров, а если триггеры с инверсным динамическим входом, то сигнал переноса берется с прямых выходов. Так как счетчик – асинхронный, то каждый его триггер срабатывает с задержкой относительно входного сигнала. Поэтому по мере продвижения сигнала от младшего разряда к старшему эта задержка суммируется и может произойти искажение информации, в виде несоответствие числа уже поступивших в счетчик импульсов и кода на его выходах. Недостатки двоичных последовательных счетчиков 10 Последовательные счетчики – счетчики, в которых при изменении состояния определенного триггера возбуждается последующий триггер – триггеры меняют свои состояния не одновременно, а последовательно Если должны изменить свои состояния n триггеров, то для завершения этого процесса потребуется n интервалов времени, соответствующих времени изменения состояния каждого из триггеров Последовательный характер работы триггеров является причиной двух недостатков последовательного счетчика: меньшая скорость счета по сравнению с параллельными счетчиками; возможность появления ложных сигналов на выходе схемы. Недостатки двоичных последовательных счетчиков 11 В параллельных счетчиках синхронизирующие сигналы поступают на все триггеры одновременно. Пример появления ложных сигналов на его выходах: в счетчике, ведущем счет в четырёхразрядном двоичном коде, при переходе от числа 710 = 01112 к числу 810 = 10002 на выходе появится следующая последовательность сигналов: 0111 → 0110 → 0100 → 0000 → 1000 7 6 4 8 на короткое время Дополнительные состояния могут вызвать ложную работу других устройств, например, если к такому счетчику подключён дешифратор – явление называется логическими «гонками» или «гонками сигналов» Недостатки двоичных последовательных счетчиков 12 С целью уменьшения времени протекания переходных процессов входные импульсы одновременно подают на все триггеры – счетчик с параллельным переносом Счетчики всегда строятся с четом, что задержка переключения одного триггера соизмерима с периодом считаемых импульсов Пример. Задержка переключения одного триггера 30 нс, и если мы построим счетчик более, чем 4-хразрядный, то при периоде счетных импульсов 120 нс могут начаться сбои счета, перенос не успевает распространиться по цепочке триггеров до прихода очередного счетного импульса Недостатки двоичных последовательных счетчиков 13 Синхронные (параллельные) счетчики представляют собой наиболее быстродействующую разновидность счетчиков Наращивание их разрядности при соблюдении определенных условий не приводит к увеличению полной задержки срабатывания и все разряды которых срабатывают одновременно, параллельно Достигается такое быстродействие существенным усложнением внутренней структуры микросхемы Недостатком синхронных счетчиков является более сложное управление их работой по сравнению с асинхронными счетчиками и с синхронными счетчиками с асинхронным переносом Синхронный (параллельный) счетчик 14 Будет ли работать такая схема как счетчик? Такая схема не будет работать, поскольку изменение состояний триггеров будет происходить одновременно: по каждому новому синхроимпульсу Синхронный (параллельный) счетчик 15 В последовательности четырёхразрядных двоичных чисел, наблюдается некоторая закономерность: непосредственно перед сменой состояния триггера, все предыдущие триггеры находятся в состоянии высокого логического уровня Эту закономерность можно использовать при разработке схемы синхронного счётчика Если сделать так, чтобы каждый J-K-триггер менял своё состояние исходя из того, находятся ли выходы (Q) предыдущих триггеров в состоянии единицы, то мы сможем получить схему, в которой все триггеры будут тактироваться одновременно Синхронный (параллельный) счетчик 16 1й триггер (слева) меняет состояние по каждому синхроимпульсу; 2й триггер меняет состояние, только когда на Q0 – сигнал высокого логического уровня; 3й триггер меняет состояние, только если на Q0 и Q1 – сигнал высокого логического уровня; 4й триггер меняет состояние, только если на Q0 и Q1 и Q2 – сигнал высокого логического уровня Синхронный (параллельный) счетчик 17 Условные графические обозначения и выполняемые логические функции элементов Синхронный (параллельный) счетчик 18 Для объединения нескольких синхронных счетчиков с целью увеличения числа их разрядов (для каскадирования) используется специальный выходной сигнал переноса В зависимости от принципов формирования этого сигнала и от принципов его использования синхронные (параллельные) счетчики делятся на: счетчики с асинхронным (последовательным) переносом; счетчики с синхронным (параллельным) переносом – полностью синхронные счетчики Синхронный (параллельный) счетчик 19 Быстродействие счетчика с параллельным переносом выше, чем счетчика с последовательным переносом, поскольку быстродействие = быстродействию одного разряда Это является важным достоинством счетчиков с параллельным переносом Недостаток необходимости включения в схему логических элементов с разным, причем нарастающим от разряда к разряду, числом входов Синхронный (параллельный) счетчик 20 Другой вариант структуры синхронного счетчика – структура со сквозным (последовательным) переносом Перенос формируется только из единичных результатов соседних разрядов (двухвходовые элементы И при любой разрядности счетчика) Синхронный (параллельный) счетчик 21 Синхронный счетчик на Т триггерах Идея счетчика заключается в построении внешней комбинационной схемы, формирующей сигналы, согласно которым будет происходить одновременное переключение только части триггеров в зависимости от текущего выходного кода. Причем эти сигналы должны быть сформированы до поступления очередного счетного импульса. Счетный импульс должен поступать на все триггеры одновременно. Для этих целей необходимо использовать тактируемые Т-триггеры, входы синхронизации которых объединяются в общую шину. На тактовые Т-входы каждого триггера подаются заранее сформированные сигналы переноса с комбинационной схемы Примеры асинхронных счетчиков 22 Асинхронный счетчик на Т триггерах Структурная схема и временная диаграмма работы трехразрядного двоичного суммирующего счетчика на Ттриггерах с прямым динамическим счетным входом Примеры асинхронных счетчиков 23 Асинхронный счетчик на Т триггерах Структурная схема и временная диаграмма работы трехразрядного двоичного суммирующего счетчика на основе Ттриггеров с инверсным динамическим счетным входом Примеры асинхронных счетчиков 24 Асинхронный вычитающий счетчик на Т триггерах Структурная схема и временная диаграмма работы трехразрядного двоичного вычитающего счетчика на основе Т-триггеров с прямым динамическим счетным входом Примеры асинхронных счетчиков 25 26 Примеры асинхронных счетчиков Cчетчик на D триггерах Q1 CLK Вход D C R R Сброс T Q2 D C R T Q3 D C R T Цифровые регистры 27 Цифровые регистры – устройства, предназначенные для хранения и преобразования многоразрядных двоичных чисел. Запоминающими элементами регистра являются триггеры, число которых равно разрядности хранимых чисел. Кроме триггеров регистры содержат также комбинационные схемы, предназначенные для ввода и вывода хранимых чисел, преобразования их кодов, сдвига кодов на то или иное число разрядов. Информация в регистрах хранится, как правило, в течение некоторого количества тактов Цифровые регистры 28 Различают параллельные регистры (регистры памяти), последовательные регистры (регистры сдвига), параллельнопоследовательные регистры (например, ввод в параллельном коде, вывод – в последовательном и наоборот). В регистрах памяти число вводится (выводится) за один такт, а в регистрах сдвига – за n тактов, где n – разрядность чисел. По способу ввода-вывода регистры подразделяются на однофазные и парафазные. В однофазных ввод (и вывод) производится только в прямом или только в обратном коде, в парафазных возможен ввод и вывод как в прямом, так и в обратном кодах. Цифровые регистры 29 В параллельных регистрах можно производить поразрядные логические операции с хранимым числом и вновь вводимым. Вид логических операций зависит от типа триггеров, составляющих регистр, и комбинации сигналов управления. Регистры сдвига применяются для преобразования последовательного кода в параллельный (и обратно), для умножения и деления многоразрядных чисел. Цифровые регистры 30 Параллельные регистры. Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Регистры хранения, на D – триггерах, синхронизируемых уровнем синхроимпульса, передним фронтом и на RS – триггерах, синхронизируемых задним фронтом При отсутствии синхросигнала С регистр хранит информацию, при наличии С – он воспринимает входные сигналы и устанавливает их значения на выходах при появлении соответствующего фронта. Цифровые регистры 31 Последовательные регистры (регистры сдвига) Предназначен для преобразования информации путем ее сдвига под воздействием тактовых импульсов При подаче импульса на вход С бит информации записывается в триггер. При подаче следующего импульса этот бит записывается в следующий триггер. При этом в первый триггер записывается следующий бит информации и т. д. Арифметико-логическое устройство 32 Многофункциональное устройство, которое выполняет над входными числами различные арифметические (M=0) и логические операции (M=1). Входы чисел: А0-А3 и В0-В3 Входы управления: S0-S3, М Вход переноса: С0 Выход результата: F0-F3 Выход переноса: С4 Выход равенства кодов: К Выходы для схемы быстрого переноса: РиG Наращивание разрядности АЛУ делается также, как и в сумматорах, т. е. выход переноса С4 АЛУ младших разрядов подключается ко входу переноса С0 АЛУ старших разрядов. Арифметико-логическое устройство Вычислительные операции АЛУ 33 Арифметико-логическое устройство Схема одноразрядного АЛУ 34 Арифметико-логическое устройство 35 Еще одни вид Одноразрядные схемы называются разрядными микропроцесссорными секциями и позволяют разработчику строить АЛУ любой разрядности Арифметико-логическое устройство 36 АЛУ может выполнять не только логические и арифметические операции над переменными А и В, но и делать их равными нулю, отрицая ENA (сигнал разрешения А) или ENВ (сигнал разрешения В). Можно также получить !А, установив сигнал INVA (инверсия А). При нормальных условиях ENA и ENВ = 1, чтобы разрешить поступление обоих входных сигналов, а сигнал INVA = 0. В этом случае А и В просто поступают в логическое устройство без изменений Арифметико-логическое устройство Схема 8-разрядного АЛУ 37 Устройство управления - УУ 38 УУ предназначено для выработки управляющих сигналов, под воздействием которых происходит преобразование информации в арифметико-логическом устройстве, а также операции по записи и чтению информации в/из запоминающего устройства. Устройства управления делятся на: • УУ с жесткой, или схемной логикой; • УУ с программируемой логикой (микропрограммные УУ). Устройство управления - УУ Функциональная схема схемного УУ 39 Устройство управления - УУ 40 В схемных УУ для каждой команды, задаваемой кодом операции, строится набор комбинационных схем, которые в нужных тактах вырабатывают необходимые управляющие сигналы. В программируемых УУ каждой команде ставится в соответствие совокупность хранимых в специальной памяти слов - микрокоманд. Каждая из микрокоманд содержит информацию о микрооперациях, подлежащих выполнению в данном такте, и указание, какое слово должно быть выбрано из памяти в следующем такте. Устройство управления - УУ 41 УУ схемного типа состоит из: • датчика сигналов, вырабатывающего последовательность импульсов, равномерно распределенную во времени по своим шинам (n - общее количество управляющих сигналов, необходимых для выполнения любой операции; m - количество тактов, за которое выполняется самая длинная операция); • блока управления операциями, осуществляющего выработку управляющих сигналов, то есть коммутацию сигналов, поступающих из датчика сигналов в соответствующем такте на нужную управляющую шину; • дешифратора кода операций, который дешифрирует код операции команды, присутствующей в данный момент в регистре команд, и активизирует одну шину, соответствующую данной операции; этот сигнал используется блоком управления операциями для выработки нужной последовательности управляющих сигналов. Устройство управления - УУ Функциональная схема микропрограммного УУ 42 Устройство управления - УУ 43 Преобразователь адреса микрокоманды преобразует код операции команды, присутствующей в данный момент в регистре команд, в начальный адрес микропрограммы, реализующей данную операцию, а также определяет адрес следующей микрокоманды выполняемой микропрограммы по значению адресной части текущей микрокоманды. Устройство управления - УУ 44 УУ первого типа имеют сложную нерегулярную структуру, которая требует специальной разработки для каждой системы команд и должна практически полностью перерабатываться при любых модификациях системы команд, но оно имеет высокое быстродействие, определяемое быстродействием используемого элементного базиса. УУ второго типа, может легко настраиваться на возможные изменения в операционной части ЭВМ. При этом настройка во многом сводится лишь к замене микропрограммной памяти. Однако УУ этого типа обладают худшими временными показателями по сравнению с устройствами управления на жесткой логике. Архитектура классического компьютера 45 Основные рекомендации, предложенные Нейманом в 1946 г. для разработчиков компьютеров: 1. Машины на электронных элементах должны работать не в десятичной, а в двоичной системе счисления. 2. Программа должна размещаться в одном из блоков машины – в запоминающем устройстве, обладающем достаточной емкостью и соответствующими скоростями выборки и записи команд программы. Архитектура классического компьютера 46 3. Программа так же, как и числа, с которыми оперирует машина, представляется в двоичном коде. Таким образом, по форме представления команды и числа однотипны. Это обстоятельство приводит к следующим важным последствиям: • промежуточные результаты вычислений, константы и другие числа могут размещаться в том же ЗУ, что и программа; • числовая форма записи программы позволяет машине производить операции над величинами, которыми закодированы команды программы. Архитектура классического компьютера 47 4. Трудности физической реализации ЗУ, быстродействие которого соответствовало бы скорости работы логических схем, требует иерархической организации памяти. 5. Арифметические устройства машины конструируются на основе схем, выполняющих операцию сложения. Создание специальных устройств для вычисления других операций нецелесообразно. 6. В машине используется параллельный принцип организации вычислительного процесса (операции над словами производятся одновременно по всем разрядам). Архитектура классического компьютера Компьютер Фон Неймана 48 Архитектура классического компьютера 49 Автор и его зверь☺ ☺ [email protected] Спасибо за внимание! к.т.н. Марулин Станислав [email protected]