Электроника.Часть 2.

МИНОБРНАУКИ РОССИИ Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Юго-Западный государственный университет» (ЮЗГУ) Кафедра электроснабжения ЭЛЕКТРОНИКА (Лекции для студентов очной, заочной и сокращённой форм обучения электротехнических специальностей) ЧАСТЬ ВТОРАЯ КУРСК – 2013 182 5. ИНТЕГРАЛЬНЫЕ ЛОГИЧЕСКИЕ И ЦИФРОВЫЕ УСТРОЙСТВА. При создании систем обработки и преобразования информации сейчас наиболее широко применяют цифровые методы, которые используют сигналы близкие по форме к прямоугольным и имеющие лишь два фиксированных уровня: низкий, которому приписывается символ (состояние) "0" и высокий, с символом (состоянием) "1". Именно такая форма сигналов используется при описании так называемых логических сообщений. Т.е. переменные здесь принимают значения "1" или "0". 5.1. Основные логические операции и их реализация. "Логическими сообщениями" называют такие сообщения, истинность или ложность которых может быть оценена однозначно! (Студент присутствует на занятии; свет включен и т.д.) Математически логические сообщения описываются с помощью "логических функций". Логическая функция принимает значение "1", если логическое сообщение истинно и "0", если оно ложно. Однако на практике важны не только сами логические сообщения, но и связи, которые существуют между ними, к примеру: аудитория освещена, если включен рубильник, имеются лампочки в светильниках и напряжение в сети. Для математического описания связей между логическими сообщениями и соответствующими им логическими функциями введены так называемые "логические операции". Существует три основных типа логических операций. 5.1.1. Операция "НЕ" (логическое отрицание или "инверсия") Обозначается эта операция так: F  A , где А – инверсия от сообщения или функции А. Определяется эта операция с помощью так называемой таблицы истинности (см. табл.5.1). 183 Таблица 5.1. А 1 AF 1 Логические операции реализуются с помощью логических элементов, которые в электронике выполняются в виде тех или иных электрических схем. На рис.1 приведены: обозначение логического элемента "НЕ"; временные диаграммы сигналов и пример реализации. Рис.5.1. 5.1.2. Операция "ИЛИ" (логическое сложение или дизъюнкция.). Обозначается эта операция, если есть две логические функции, следующим образом: F=A+B, либо F=A\/В (читается А или В). Определяется эта операция с помощью таблицы истинности (табл.5.2). Как это хорошо видно F=1, если хотя бы одна из логических функций (независимых переменных – аргументов) равна единице. Таблица 5.2 А 1 1 В F=A\/B 1 1 1 1 1 184 (к примеру: лекция состоится или в присутствии всех студентов или не всех). На рис.5.2 приведены: обозначение логического элемента "ИЛИ", временные диаграммы сигналов и пример реализации элемента на диодах. В соответствии с рис.5.2,в напряжение на выходе элемента будет равно Е (F=1), если хотя бы на один из входов будет подан сигнал (Е), соответствующий диод (или оба) откроется и выходное напряжение будет приложено к нагрузке. 5.1.3. Операция "И" (логическое умножение или конъюнкция). Обозначается эта операция так: F=AB, либо F=А/\В (читается "А" и "В"), определяется таблицей истинности 5.3. A 1 1 а) Таблица 5.3. B F 1 1 1 б) Рис.5.3. в) Т.е. F=1, если и А и В равны единице (пример: экзамен состоится, если пришёл преподаватель и студенты). На рис.5.3, а, б, в, приведены обозначение логического элемента "И", временные диаграммы сигналов и реализация на диодной схеме. Очевидно, что на выходе схемы Uвых=Е (F=1) при условии, что оба диода заперты, что возможно при наличии на обоих входах потенциала Е (логической "1"). Очевидно, что приведенные схемы реализации логических элементов "НЕ", "ИЛИ", "И" являются лишь одними из простейших вариантов. На практике они могут быть построены на различных полупроводниковых приборах, ИМС, гидравлических, пневматических и др. элементах. Предпочтительной по ТЭО является реализация на ИМС. Логические ИМС базируются на нескольких 185 схемных решениях, т.е. на нескольких типах логики. Ниже рассмотрим некоторые из них. 5.2.Типы логических микросхем. Логические ИМС выпускаются в виде серий (наборов) элементов, обеспечивающих выполнение множества логических операций. В основе каждой серии лежит схемное решение так называемого основного логического элемента, на базе которого создаются более сложные схемы. Чаще всего в качестве базового выбирается элемент "И-НЕ" (штрих Шеффера), реже – "ИЛИ-НЕ" (стрелка Пирса). Их обозначения приведены соответственно на рис.5.4,а и б, а таблицы истинности соответственно в табл.5.4 и табл.5.5. а) б) Рис.5.4. Даже на одном виде логических элементов "И-НЕ", либо "ИЛИ-НЕ" можно построить оказывается любое логическое и цифровое устройство. Таблица 5.4. Таблица 5.5. A 1 1 B 1 1 F=A/\B 1 1 1 A 1 1 B 1 1 F=A\/B 1 Элементы "И-НЕ" (или "ИЛИ-НЕ") выполняются в виде различных схем, которые определяют основные типы логики. На сегодня широко известны следующие типы: DТЛ – диодно-транзисторная логика; ТТЛ – транзисторнотранзисторная логика; МDП-логика; ЭСЛ – эмиттерно-связанная логика; ТТЛШ – транзисторно-транзисторная логика с диодами Шоттки. Название типа логики очевидно определяется теми компонентами, на которых строятся логические элементы. В настоящее время наибольшее распространение получили элементы ТТЛ-логики благодаря их низкой стоимости, относительно высоких быстродействия, нагрузочной способности и помехоустойчивости. На рис.5.5 приведена схема базового логического элемента "И-НЕ" ТТЛ-типа. 186 В основе этого класса элементов – многоэмиттерный транзистор V1. Функции многоэмиттерного транзистора сводятся к замене диодной части элемента "И-НЕ". Транзисторы V1 и V2 собственно и образуют схему "И-НЕ", на транзисторах V3 и V4 собран неинвертирующий выходной каскад для усиления по мощности выходного сигнала. При 1 на всех входах (А=В=С=1), (т.е. подан высокий потенциал) все эмиттерные переходы закрыты, коллекторный же переход открыт, поэтому через R1 течет ток, образующий базовый ток V2 достаточный для его насыщения. На коллекторе V2 потенциал близок к нулю (0), часть эмиттерного тока V2 поступает в базу V4 и насыщает его, а V3 закрыт, поэтому на выходе (коллекторе V4) имеется сигнал "0". При подаче хотя бы на один вход V1 нулевого потенциала (сигнал "0") соответствующий эмиттерный переход V1 открывается, ток резистора R1 переходит во входную цепь V1, т.к. она обладает меньшим сопротивлением, чем входное сопротивление V2. Поэтому ток базы V2 стремится к нулю, V2 запирается, на его коллекторе высокий потенциал близкий к +Еп,V3 отпирается, V4 запирается, поэтому на выходе элемента имеем высокий потенциал (сигнал "1"). Вариантом логического элемента "И-НЕ" ТТЛ-типа является схема с открытым коллекторным выходом, приведенная на рис.5.6. 187 В коллекторную цепь V4 может быть включена любая внешняя нагрузка, второй вывод которой соединяется с положительным полюсом источника питания Еп2. Причем Еп2 может быть иным, чем Еп1, что удобно. При разработке аппаратуры на ИМС совсем не обязательно заниматься анализом физических процессов в схеме. Достаточно использовать параметры ИМС, приводимые в литературе, внутреннее устройство логического элемента может не рассматриваться. Основные параметры логических ИМС. Рпот – потребляемая мощность от источника (250 мВт-1мкВт) (находят как среднюю при "1" и "0"). I0вх – предельный входной ток при сигнале "0" на входе; I1вх – предельный входной ток при сигнале "1" на входе; U1вых – min выходное напряжение при "1" на выходе; U0вых – max выходное напряжение при "0" на выходе; Краз – коэффициент разветвления, показывает, сколько ИМС той же серии можно подключить к выходу элемента; Коб – коэффициент объединения входов (для комбинированных элементов) показывает количество входов; Uпст – max допустимое напряжение помехи, которое не вызывает ложных срабатываний элемента; 0,1 t зд и t1,0зд – параметры, характеризующие задержку при переключении элемента из "0" в "1" и наоборот (т.е. характеристика быстродействия) Особенностью логических схем, как разновидности импульсных устройств, является то, что они работают только при прямоугольных импульсах, амплитуда которых должны быть выше U1вых, а в паузах потенциал не должен превышать U0вых. (Для ТТЛ U1вых 2,4В, U0вых  0,4В). Причем нас здесь интересуют не физические параметры импульсов, а лишь их логическое значение, т.е. наличие потенциала (А=1) или его отсутствие (А=0). 5.3. Комбинированные логические элементы. Помимо рассмотренных существуют логические элементы на ИМС, представляющие комбинацию уже известных и позволяющие осуществлять более сложные логические операции. К примеру, на рис.5.7 приведен элемент "2И-ИЛИ-НЕ" и его функциональная схема, на рис.5.8-элемент "2И-ИЛИ" с инверсными входами по "И" и его функциональный эквивалент. Естественно, что разнообразие комбинированных элементов не исчерпывается приведенными примерами. 5.4. Элементы алгебры логики и синтеза комбинационных схем. Математическим аппаратом анализа и синтеза цифровых (логических) систем служит алгебра логики (булева алгебра), в которой в отличие от обыч- 188 ной алгебры аргументы и функции принимают только два возможных значения:"0" и "1". Это алгебра состояний, а не чисел. Она позволяет: 1) математически записывать логические сообщения и связи между ними; 2) реализовать логические уравнения в виде логических схем, т.е. переходить от аналитического описания процесса к его схемной реализации в виде логического автомата; 3) оптимизировать реализацию логических автоматов (минимизировать число элементов, обеспечить их однородность и т.д.). Логические операции могут быть представлены графически с помощью диаграмм Венна. Так на рис.5.9, а, б, в представлены следующие варианты. Рис.5.7. Рис.5.8. 189 a) б) в) Рис.5.9. А+В(ИЛИ) АВ(И) А (НЕ) Т.е. алгебра логики использует ранее рассмотренные логические операции, причем порядок выполнения операций существует вполне определенный. Сначала выполняется операция "НЕ", затем "И" и наконец "ИЛИ". Для изменения порядка операций применяют скобки. Вычитания и деления в алгебре логики нет. Но зато, как и в обычной алгебре действуют следующие законы: 1. Переместительный (закон коммутативности) для сложения и умножения. А+В+С=А+С+В=В+А+С; А·В·С=А·С·В=В·А·С; 2. Сочетательный (ассоциативности) А+В+С=А+(В+С)=(А+В)+С; А·В·С=А·(В·С)=(А·В)·С Здесь скобки используют для изменения порядка действий, как в обычной алгебре. 3.Распределительный (закон дистрибутивности) А·(В+С)=А·В+А·С. Кроме того, для осуществления операций над логическими сообщениями пользуются рядом тождеств и аксиом. 1.А+А=А 5.А·А=А 9. A =А 2.А+Ā=1 6.А·Ā=0 10.А+А·В+А·С=А 3.А+0=А 7.А·0=0 11.А+Ā·В=А+В 4.А+1=1 8.А·1=А Следующие два тождества называются либо формулами, либо теоремами де Моргана. Эти же тождества называются еще законами инверсий, а именно: 12. A  B  C  АВС, т.е. сумма инверсий равна инверсии произведения; 13. A  B  C  А+В+С, т.е. произведение инверсий равно инверсии суммы (иначе можно А+В+С  A  B  C – инверсия суммы равна произведению инверсий; АВС  A  B  C – инверсия произведения равна сумме инверсий) В общем случае теоремы де Моргана могут быть представлены в виде, предложенном Шенноном, а именно: F(x,y,z,...+,·)=F(x,y,z,...,.  ,+) Или: инверсия любой функции получается заменой каждой переменной её инверсией и одновременно взаимной заменой символов сложения и умножения. 190 Пример: F  x  y  z  xy  z , а инверсия будет F  x( y  z )( x  y  z ) Доказывается справедливость закона инверсии с помощью таблицы истинности. Так для двух переменных получим результат в виде табл.5.6. Таблица 5.6. A 1 1 B 1 1 _ _ A+B 1 1 1 ____ A+B 1 _ _ A·B 1 ___ A·B 1 1 1 Рис.5.10. Рис.5.11. Все перечисленные тождества могут быть доказаны и с помощью диаграмм Венна. К примеру, на рис.5.9,а заштрихована площадь, соответствующая тождеству 11. Тождеству 12, его левой и правой частям, соответствует заштрихованная площадь на рис.5.10, а на рис.5.11, заштрихованная площадь соответствует формуле де Моргана-13. Использование законов инверсии может приводить к существенному упрощению функции, а следовательно и средств ее реализации. 5.5. Формы записи логических уравнений. Аналитически логическая функция или уравнение могут быть записаны в общем случае различными сочетаниями операций сложения и умножения логических переменных. Однако наиболее удобными оказались две формы: 1) когда функция выражается в виде суммы произведений переменных; 2) либо в виде произведений их сумм. Первая форма получила название дизъюнктивной нормальной формы (ДНФ): А  В  С  АВ С  А ВС . Вторая форма – конъюнктивной нормальной формы (КНФ): А( А  В )( В  С )( А  В  С ). К этим двум формам посредством правил алгебры логики может быть приведена логическая функция, заданная любым аналитическим выражением. 191 Вид ДНФ и КНФ, в которых функция может быть записана единственным образом называется соответственно совершенной ДНФ и совершенной КНФ. Совершенная ДНФ (СДНФ) – такая, в которой каждое слагаемое представляет собой произведение всех переменных или их инверсий. В СКНФ каждый сомножитель включает сумму всех переменных и их инверсий. Однако наиболее наглядно и полно логическая функция представляется так называемой таблицей соответствия или таблицей истинности, в которой для каждой комбинации значений переменных указывается значение функции. Т.е. эта таблица определяет алгоритм работы создаваемой цифровой схемы. Кстати от табличного представления функции легко переходят затем к ее аналитической записи либо в СДНФ, либо в СКНФ. 5.6. Синтез комбинационных логических устройств. Комбинационным называется такое логическое устройство, выходной сигнал (функция) которого однозначно зависит (определяется) от значений входных логических функций в тот же момент времени. Допустим функция F задана таблицей 5.7 (физический смысл переменных может быть существенно различным, к примеру А=1 непосредственное включение двигателя (аппарата), В=1 – включение с пульта управления, С=1 – наличие в сети соответствующего напряжения, F – факт включения двигателя. 1 2 3 4 5 6 7 8 A B Таблица 5.7. C F F 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 После, составления таблицы, что должно было идти первым этапом, идет второй этап – этап составления логического уравнения. Для выполнения этого этапа выделяем строки в таблице 5.7, в которых F=1, т.е. истинна, – это 4, 6 и 8 строки. Сформулируем словесно условия равенства F=1:"Функция F=1, когда истинны "НЕ" А "И" В "И" С (4 строка), "ИЛИ": А "И" "НЕ" В "И" С (6 строка) "ИЛИ": А "И" В "И" С (8 строка). Заменим теперь слова "НЕ", "ИЛИ", "И" на соответствующие знаки операций, после чего получим: F= А ВС+А В С+АВС (СДНФ) (5.1) 192 Кстати, сочетания переменных, при которых функция F=1 называют "конституентами" единицы или "минтермами". Представление функции F в виде суммы минтермов определяет СДНФ, которая нами в примере и была использована. Функция, определяемая таблицей истинности, может быть определена не только ее единичным, но и нулевым значением. К примеру функция ложна F=0, или F =1, если истинно каждое из произведений: F  A  B C  A  B C  A  B C  A B C  A B C Если воспользоваться законом инверсии, то можно здесь перейти от СДНФ к СКНФ записи функции, а именно: F   A  B  C  A  B  C  A  B  C  A  B  C  A  B  C   СКНФ  (5.2) в соответствии с правилом Шеннона изложения теорем де Моргана. Каждый сомножитель в выражении для F состоит из суммы переменных. Такие суммы называют "конституентами нуля" или "макстермами". Здесь каждый сомножитель состоит из суммы переменных, для которых функция F обращается в нуль. Третий этап – минимизация (т.е. упрощение) формы записи. Можно создать устройство, которое непосредственно реализует функцию F в СДНФ. Для этого надо иметь два элемента "НЕ", три трехвходовых элемента "И" и один трехвходовый элемент "ИЛИ" – т.е. всего 6 элементов. Однако запись функции F можно упростить, если воспользоваться тождеством 1 и добавить в выражение 5.1 член АВС. Тогда получим: F  A BC  ABC  AB C  ABC  BC( A  A )  AC( B  B ) , (5.3) далее применяем тождество 2 и получаем: F=ВС+АС=С(А+В). (5.4) Четвертый этап – составление логической схемы. Здесь уже всего две операции: "ИЛИ" и "И", поэтому и устройство можно выполнить на двух элементах, см. рис.5.12. Если стремиться ограничить номенклатуру логических элементов, то можно получить выполнение той же функции с помощью схем, показанных на рис.5.13 и рис 5.14. Дело в том, что все логические функции, а следовательно и любое устройство могут быть реализованы только на элементах "И-НЕ" или "ИЛИ-НЕ". Рассмотрим этот вопрос детальнее. 193 5.7. Реализация логических функций на элементах "И-НЕ" и "ИЛИ-НЕ" а) б) Рис.5.15. в) 1. Выполнение функций на элементах "И-НЕ" можно проследить на рис.5.15, а, б, в. а) б) в) Рис.5.16. 2. Выполнение функций на элементах "ИЛИ-НЕ" на рис.5.16, а, б, в. Вышеприведенные упрощения производились на основе тождеств преимущественно интуитивно, что достаточно сложно. На практике для функций с числом переменных до пяти, шести наиболее удобным методом минимизации является применение диаграмм Вейча (или карт Карно). 194 5.8. Интегральные комбинационные схемы. Рис.5.17. Ранее рассматривалось построение комбинационных логических устройств на основе элементов "И-НЕ" либо "ИЛИ-НЕ". В настоящее же время благодаря развитию СИС и БИС широко применяются готовые комбинационные узлы, выполненные в одном корпусе. Это не только упрощает разработку схем, но и снижает стоимость оборудования, поэтому разработчик должен стремиться к наиболее широкому использованию имеющейся номенклатуры комбинационных ИМС для построения устройств. Ниже будут рассмотрены наиболее распространенные комбинационные ИМС. 5.8.1. Дешифраторы (декодеры) – это такие комбинационные устройства, в которых каждой комбинации входных переменных соответствует логическая единица только на одном соответствующем выходе. Таблица истинности дешифратора с четырьмя входами А, В, С, D приведена в таблице 5.8. Число выходов N=2n=16 – это максимальное значение при n=4, бывает, что N=10, 12. Сам дешифратор показан на рис.5.17. Дешифратор реализует следующие логические функции: F0  A  B  C  D ; F1  A  B  C  D......F14  A  B  C  D ; F15  A  B  C  D . Дешифраторы широко применяются, как преобразователи двоичного кода в десятичный (к примеру для управления индикаторными приборами). 5.8.2. Шифраторы (кодеры) – устройства, выполняющие функции обратные тем, что выполняет дешифратор. Соответственно он имеет малое число выходов и большое входов. Обозначается он, как показано на рис.5.18 на 3 выхода. При подаче сигнала на один из входов на его выходах появляется соответствующая комбинация логических единиц. Так, если Ао=1, а все остальные 195 Аi, (где i от 1 до 7), равны нулю, то на выходе получаем код: 000, если А6=1, то К=110,если А7=1, то К=111. Таблица 5.9 даёт представление о всех возможных комбинациях на выходе при наличии логической единицы на каждом из входов. Рис.5.18. Совокупность дешифратора с шифратором позволяет строить преобразователи кодов, как показано на рис.5.19. Соединение дешифратора DС и шифратора СD (декодер и кодер) может быть самым различным. Работа определяется таблицей Рис.5.19. соответствий, пример которой приведен в табл.5.10. Таблица 5.10. Число на входе 1 . . 3 Число на выходе десятичное в двоичном коде 1 3 . . 7 196 5.8.3. Мультиплексоры – это комбинационные устройства, в которых выход соединяется с одним из входов в зависимости от кода адреса, как показано на рис.5.20, а и б. a) б) Рис.5.20. Таблица 5.11. X Если X, Y=00, то F=A; X,Y=01 F=B; Y F X, Y=10 F=C; X, Y=11; F=D 1 1 1 1 A B C D Описывается работа приведенного мультиплексора следующим логическим уравнением: F  AXY  BXY  CXY  DXY ; Мультиплексоры применяются в устройствах отображения информации, в ЭВМ в микропроцессорных устройствах управления. Кроме того, мультиплексоры могут работать и как логические устройства. К примеру, если надо реализовать функцию: F= X Y+X Y , то можно поступить 197 так: возьмем А=0, D=0, а В=С=1, тогда используя уравнение мультиплексора получаем желаемый результат. 5.8.4. Демультиплексоры – это устройства, в которых значение функции F на входе подается на тот выход (А, В, С или D), адрес которого указан на адресных входах X, Y. Обозначение показано на рис.5.21. Это устройство равнозначно дешифратору с дополнительным входом V=F, значение сигнала, на котором определяет значение сигнала на соответствующем выходе дешифратора, как это показано в табл.5.12. A DMS F B C X D Y Таблица 5.12. Рис.5.21. 5.8.5. Сумматоры – это устройства, предназначенные для выполнения операции сложения чисел, заданных в двоичном коде. Для установления правил сложения сравним сложение десятичных и двоичных чисел. 1 1 326 758 1084 1 1 1 1 1 1 1 1 1 1 1 1 сигнал переноса Правила сложения: 1) сложение выполняется поразрядно от младшего к старшему; 2) в младшем разряде вычисляется сумма младших разрядов слагаемых A1 и B1 , которая записывается либо однозначным числом S1 (0+1=1), либо двузначным P1 S1 (1+1=10), где функция P называется переносом; 3) во всех последующих разрядах находится сумма разрядов слагаемых Ai и Bi , причем при Pi 1  1 к этой сумме добавляется единица переноса. Результат сложения записывается в i-ом разряде в виде однозначного числа S i или двузначного Pi S i . Вывод: в каждом i разряде находится сумма чисел Ai , Bi и Pi 1 (если Pi 1  1 ), т.е. определяется S i и Pi . 198 Слагаемые Si (сумма ) SM Ai S Bi Pi (перенос ) перенос Pi 1 P Одноразрядный сумматор показан на рис.5.22, его таблица истинности приведена в табл. 5.13. Таблица 5.13. Рис.5.22. Четырехразрядный сумматор (как и любой другой многоразрядный) строится на основе одноразрядных в соответствии с приведенными правилами сложения, как показано на рис.5.23. Р1 А1 S1 SM В1 Р0 Р0 S1 А1 P Р1 А2 S2 S2 А2 SM В2 А3 S P Р2 А4 S3 В1 S3 А3 SM S P В3 В2 S4 Р3 В3 В4 Р4 S4 А4 В4 SM S P Рис.5.23. Р4 Рис.5.24. Сейчас выпускаются в виде ИМС, обозначение которых приведено на рис.5.24. 199 5.8.6. Полусумматоры – устройства, отличающиеся от одноразрядного сумматора отсутствием входа сигнала переноса Pi 1 . Его обозначение показано на рис.5.25, а работа отражена в табл.5.14. Таблица 5.14. A HS S S B P P A B 1 1 1 1 S P 1 1 1 Рис.5.25. 5.8.7. Цифровые схемы сравнения – устройства, которые формируют на соответствующих выходах 1 в зависимости от результатов сравнения двух чисел. Обозначение показано на рис.5.26. На рис.5.27 приведена схема сравнения, выполненная на базе многоразрядного сумматора и схемы "И". == P0 = Число А A > Число В B < В Ы Х О Д Ы A1 A2 S3 A3 A4 S4 B1 B2 1 B1 1 B2 B3 B4 1 B3 1 B4 Рис.5.26. P Рис.5.27. Действительно, если А=В, то сумма A  B =1 А 0101 В 1010 S 1111 S1 S 2 S 3 S 4 SM S1 S2 F  S1  S2  S3  S4  1 & F 200 Схема на рис.5.27 может фиксировать и неравенство чисел А и В. Так, если А<В, то F=0 и P=0; если А=В, то F=1, P=0, а если А>В, то F=0, P=1, т.е. выдается сигнал переполнения. Цифровая схема сравнения может рассматриваться, как цифровой аналог компаратора. 5.8.8. Постоянные запоминающие устройства (ПЗУ). Постоянные запоминающие устройства бывают двух типов: 1 – ПЗУ с готовой памятью (т.е. в память записана какая-то скажем стандартная программа); 2 – ППЗУ – программируемое ПЗУ (т.е. в память может записать какуюто информацию сам пользователь, но лишь один раз). В общем ПЗУ – это БИС, у которой есть р1 входов и р2 выходов. При каждой комбинации сигналов на входах р1 на выходах р2 имеем соответствующие комбинации сигналов, т.е. реализуется требуемая таблица истинности. Обозначение ПЗУ показано на рис.5.28. A B PROM (ROM) C D E F1 F2 F3 F4 Рис5.28. Внутреннее устройство ПЗУ иллюстрируется на рис.5.29 и представляет собой совокупность дешифратора на входе (DC) с двумя системами шин на выходе, которые электрически в исходном состоянии не связаны. Между шинами дешифратора а, b, c…h и выходными шинами ПЗУ – F1, F2, F3 включены цепочкой из двух встречно включенных диодов, а следовательно не проводящих ток. Нужные связи между шинами создает сам потребитель, пробивая посредством подачи напряжения соответствующий диод. При этом изменить в дальнейшем полученные связи уже нельзя, т.е. потребитель реализует необходимую ему таблицу истинности. Одна схема ПЗУ может заменить большое число логических микросхем малого и среднего уровня интеграции, поэтому они широко используются при создании сложных комбинационных устройств. Широко применяется ПЗУ, как элемент постоянной памяти для хранения информации, используемой при работе управляющих и вычислительных устройств в том числе микропроцессоров. 201 F1 A p1 B C F2 F3 a b c d e f g h DC 0 1 2 3 4 5 6 7 Рис.5.29. 5.9. Логические устройства последовательного типа. На практике весьма часто актуальной является задача определения последовательности работы устройств управления, т.е. очередности выполнения операций. При этом важным является не только сам поступающий сигнал на устройство, но и предшествующее состояние этого устройства. Устройства, которые формируют выходные сигналы в соответствии с входными сигналами и собственным внутреннем состоянием, называются логическими последовательного типа. Наиболее распространенными представителями последовательных устройств является триггер. Это устройство имеет два устойчивых состояния, в каждом из которых может находиться сколь угодно долго. Изменяет своё состояние триггер под действием высших входных сигналов. В интегральной микросхемотехнике триггеры выполняют либо на основе логических интегральных элементов, либо как завершенный функциональный элемент в виде микросхемы. Интегральные триггеры характеризуются большим разнообразием. Различаются они по функциональному признаку, определяющему поведение триггера при воздействии сигнала управления, а также по способу управления ими. По функциональному признаку различают R-S, D, Т, J-K и др. триггеры. По способу управления все триггеры подразделяются на асинхронные и синхронные (или тактируемые). 5.9.1. Асинхронный R-S триггер. Схемных реализаций R-S триггеров может быть бесконечное множество, поэтому необходимо говорить, прежде всего, о логических операциях, т.е. надо 202 составить таблицу истинности (табл.5.15). Условное обозначение приведено на рис.5.30. T S Q Q R Таблица 5.15. Рис.5.30. S t R t Q t Q t1 t 2 t 3 t 4 t 5 t 6 t 7 t8 Рис.5.31. t Триггер этот называется асинхронным, т.к. переходит в новое состояние сразу после поступления входного сигнала. При отсутствии сигналов на обоих входах триггер сохраняет на своем выходе предшествующее состояние, т.е. Q n 1  Q n . При подаче "1" на "установочный" вход S триггер переходит в состояние Qn 1  1 . При поступлении "1" на "сбросовый" вход R триггер устанавливается в состояние Qn 1  0 . Т.е. триггер – это аналог реле, но может рассматриваться и как элемент памяти, т.к. сохраняет информацию при R=S=0. Команда "включить-выключить S=R=1" является недопустимой. На рис.5.31 приведены временные диаграммы работы триггера. При t  t1 , когда S=1, триггер переходит в состояние Q=1 и сохраняет его до прихода сигнала R=1 в момент t 3 , когда Q=0,а Q  1 . 203 Реализация R-S триггера возможна на логических элементах "И-НЕ" и "ИЛИ-НЕ". На рис.5.32 использованы элементы "И-НЕ", таблица истинности соответствует таблице 5.15. Действительно, при R=S=0, R  S  1 . Предположим при этом, что исходное состояние триггера Q n =1. Тогда на нижнем (втором) элементе на обоих входах сигналы 1, а следовательно Qn1  0 . На входах же элемента первого имеем S =1 и Qn1  0 , тогда на его выходе Qn 1  1 Т.е. Q n 1  Q n , что соответствует таблице 5.15. & _ S (1) & S Q & R & _ R Рис.5.32. _ Q (2) А теперь предположим, что при тех же R=S=0 имеем в исходном состоянии Q n  0 . Тогда на входах второго элемента имеем R =1 и Q n  0 , а на его выходе Q n1  1. На входах же первого элемента имеем S  1 и Q n1  1, значит на выходе Qn 1  0 . Или Q n 1  Q n  0 что соответствует все той же таблице 5.15 (первой строке). Рассмотрим вторую строку: R=0, S=1 или R =1, S =0. Тогда Qn 1  1 обязательно, а на выходе второго элемента Q n1  0 . На входах же первого элемента S =0, Q n1  0 , значит на его выходе Qn 1  1 . Если предположить, что на выходе второго элемента как-то было Q n1  1, то на входах первого имеем 204 S =0 и Q n1  1, а на его выходе Qn 1  1 и тогда на входах второго R =1 и Qn 1  1 , а на выходе Q n1  0 , т.е. всё правильно. Третья строка: R=1, S=0 или R =0, S =1. На выходе второго элемента при R =0 обязательно будет Q n1  1. Тогда на входах первого элемента S =1 и Q n1  1 значит на выходе Qn 1  0 , что правильно. Четвёртая строка: S=1, R=1 или S =0, R =0. Тогда должно быть Qn 1  1 и Q n1  1. Но это неприемлемо по двум причинам: 1) не могут прямое и инверсное значения одной и той же величины быть одинаковыми ( Qn1  Q n1  1 ); 2) состояние на практике Qn1  Q n1 =1 является неустойчивым и после снятия сигналов на входах, т.е. R  0 и S  0 триггер самопроизвольно придет в одно из двух возможных устойчивых состояний, когда либо Q n 1 , либо Q n1  1. Поэтому команда R=S=1 не используется, а триггер этого состояния не запоминает. (1) R S 1 Q 1 _ Q (2) Рис.5.33. На рис.5.33 приведена схема асинхронного R-S триггера, выполненного на элементах "ИЛИ-НЕ". Таблица истинности для схемы на рис.5.33 остается прежней, т.е. описывается табл. 5.15. 205 Первая строка таблицы 5.15 R=0, S=0. Предположим, что Q n =1, тогда на выходе второго элемента получаем Q n1  0 . На входах первого элемента R=0 и Q n1  0 , а на выходе Qn 1  Qn  1 , что верно – триггер сохранил своё состояние. Если предположить, что Q n  0 , то на выходе второго получим Q n1  1, на входах первого R=0 и Q n1  1, а значит Q n 1  0  Q n , т.е. всё выполняется. Вторая строка: R=0, S=1; При S=1 вне зависимости от того, что идёт по второму входу на выходе второго элемента получаем Q n1  0 ; На входах первого элемента имеем R=0 и Q n1  0 , значит на выходе получаем Qn 1  1 . Третья строка: R=1, S=0. При R=1 на выходе первого элемента обязательно будет Q n 1  0 . Тогда на входах второго элемента S=0 и Q n 1  0 , значит Q n1  1, что верно. Четвёртая строка R=1=S по тем же причинам, что и для реализации на элементах "И-НЕ" не используется. 5.9.2. Синхронные триггеры. Все синхронные триггеры имеют дополнительный "тактовый" вход, на который подаются тактовые импульсы. Этот вход используется в случае необходимости синхронизировать процесс переключения многих триггеров (в ЭВМ к примеру). Т.е. такой триггер воспринимает информацию на своих входах только при наличии тактового импульса и переходит в новое состояние в момент среза (окончание) тактового импульса. В течение же самого тактового импульса на выходе триггера сохраняется предшествующее состояние Q n , информация о котором может быть использована при определении направления его переключения. Отсюда большие логические возможности, чем у асинхронных триггеров. 5.9.3. J-K триггер. J-K триггер называют ещё универсальным в связи с тем, что при соответствующем подключении входов он может выполнять функции R-S, D-Т триггеров. Обозначение J-K триггера приведено на рис.5.34, а работа описывается таблицей 5.16. Рис.5.34. Таблица 1 K Qn+1 Таблица5.16 S 1 C I C K K R TT Q _ Q Qn 1 1 1 1 1 Qn 206 Аналогично R-S триггеру J-K триггер при нулевых сигналах на своих входах сохраняет предыдущее состояние. Тактовый вход "С" логической функции не выполняет, он только синхронизирует работу. Сигнал 1 на входе J включает триггер в состояние Qn 1  1 . Сигнал 1 на входе K выключает (сбрасывает) триггер Q n 1  0 . При J=K=1 состояние триггера меняется на противоположное по отношению к начальному, что его отличает существенно от R-S триггера. На рис.5.35 приведены временные диаграммы работы J-K триггера. При С=1 ( t1  t 2 ), J=1 в момент среза импульса C (t 2 ) триггер переходит в состояние Q=1. На интервале t 2  t 3 триггер информацию не воспринимает. C t 1 t K t Q t t1 t 2 t3 t 4 t5 t 6 t 7 t8 t 9 t10 Рис.5.35. На интервале t 3  t 4 при K=1, J=0 в момент t 4 триггер переключается Q=0. На интервале t 4  t 5 триггер информацию не воспринимает, а в момент t 6 при J=1, К=1 переходит в противоположное состояние Q=1. На интервале t 6  t 9 информация не воспринимается, а в момент t10 при J=1, К=1 триггер снова меняет свое состояние Q=0. В общем случае схемная реализация J-K триггеров достаточно сложна, однако при их выполнении в виде ИМС она разработчика может не интересовать. Промышленность выпускает J-K триггеры в виде ИМС с дополнительными входами R и S. Это асинхронные входы: при R=0, S=1 триггер сразу устанавливается Qn 1  1 , а при R=1, S=0 в Q n 1  0 . На основе J-K триггера строится целый ряд других триггеров. 5.9.4. Синхронный R-S триггер на базе J-K триггера. Используем в качестве установочных входов J=S и K=R, исключим возможность ситуации J=K=1, тогда в таблице 5.16 используются первые три строки, как у обычного R-S триггера. Отличием является лишь наличие такто- 207 вого входа С, импульс приходящий по которому, позволяет воспринимать информацию на входах R и S. Переключение происходит в момент среза тактового импульса. Обозначение такого триггера приведено на рис.5.36. S C R J T Q C K _ Q Рис.5.36. 5.9.5. Счётный Т-триггер. Т-триггер работает в соответствии с 4-й строкой таблицы 5.16. Для реализации этого в J-K триггере входы J и K подсоединяют к потенциалу, соответствующему логической единице: J=K=1. Таким образом, триггер переключается в противоположное состояние в момент среза тактового импульса Qn1  Q n . Т.е. счётный триггер имеет только единственный вход, который обозначается Т (см. рис.5.37). Временные диаграммы приведены на рис.5.38. T 1 J T ТТ Q t C К Рис.5.37. _ Q Q t Рис.5.38. Очевидно, что частота сигнала Q вдвое ниже, чем частота тактовых импульсов. Счётные триггеры широко используются в счётчиках, распределителях, делителях частоты, переключающих устройствах. 5.9.6. D-триггер (ячейка памяти). D-триггер помимо тактового входа C имеет ещё лишь один вход D и работает в соответствии со 2-й и 3-й строками таблицы 5.16. Т.е. триггер запоминает сигнал на входе D в момент тактового импульса и хранит его до следующего тактового импульса Q n 1  D . Поэтому D-триггер является элементом 208 памяти. D-триггеры выпускаются в виде отдельных ИМС, в каждом корпусе как правило 2 или 4 триггера. Отличительной особенностью D триггеров в виде микросхем является переключение не по срезу, а по фронту тактового импульса. Обозначение и диаграммы работы D-триггера на ИМС приведены соответственно на рис.5.39 и на рис.5.40. D T C Q t D _ Q D t Q t Рис.5.39. Рис.5.40. Иногда ИМС D-триггеров снабжают установочными входами R и S. D-триггер выполняется и на основе J-K триггера при условии обеспечения J= K =D. Для этого на входе J-K триггера включают элемент "НЕ", как показано на рис.5.41. Т.е. здесь помимо тактового входа С имеется только один вход D. Очевидно, что здесь так же реализуется вторая и третья строки табл.5.16. D 1 J T Q C _ Q K T Рис.5.41. 5.9.7. Бинарные (двоичные) счётчики. Двоичные счётчики производят счёт поступающих импульсов в двоичной системе счисления, и результат записывается в двоичном коде. Максимальное число N, которое может быть записано в счётчике, равно ( 2 n  1 ), где n-число разрядов счетчика. Каждый разряд счетчика включает в себя триггер со счётным запуском, т.е. синхронный Т-триггер. На рис.5.42 приведена схема 3-х разрядного двоичного счётчика на сложение, она выполнена путём последовательного соединения трёх счётных триггеров. Счёт возможен от 0 до 7. Если надо увеличить N, то увеличивают количество разрядов подключением дополнительных триггеров. 209 Q1 T Q2 T Q3 T T T T T R R R Уст Рис.5.42. Таблица 5.17. Q2 Q1 № импульса Q3 1 1 2 1 3 1 1 4 1 5 1 1 6 1 1 7 1 1 1 8 Qt T Q1(0) Qt Q2(0) Qt Q3(0) Qt Рис.5.43. На рис.5.43 приведены временные диаграммы работы счётчика. Первый триггер – младший разряд, его сигнал Q1 поступает на вход второго разряда, выход которого Q 2 заведен на вход третьего разряда. Первый триггер переключается срезами входных импульсов. Срезом Q1 управляется второй триггер, а срезом Q2 управляется третий триггер. Очевидно, что состояние разрядов счётчика представляет запись числа поступивших импульсов в двоичном коде, что подтверждается таблицей 5.17. После записи максимального числа импульсов (в нашем случае – 7) счётчик автоматически обнуляется, т.е. устанавливается 210 Q1  Q 2  Q3  0 . При дальнейшем поступлении импульсов начинается новый цикл счёта. На рис.5.44 приведена схема двоичного 3-х разрядного счётчика на вычитание и таблица его состояний табл.5.18. Q1 T Q2 T T T S Q3 T T _ Q1 S T _ Q2 S Уст Рис.5.44. Таблица 5.18. Работа его заключается в том, что на вход триггера i.-го разряда подается сигнал с инверсного выхода предыдущего разряда Q i 1 . Переключение i-го разряда происходит по срезу Q i 1 импульса, т.е. по фронту импульса Qi 1 (в отличие от счетчика на сложение, где переключение происходило по срезу Qi 1 импульса). Перед началом работы подачей сигнала на установочные входы триггеров устанавливается состояние: Q1  Q 2  Q3  1 . На счётчике имеет место запись линейно убывающих чисел по мере поступления входных импульсов. На практике возникает необходимость в счётчиках, которые могли бы поочередно осуществлять как сложение, так и вычитание поступающих импульсов. Такие счетчики называются реверсивными. Они имеют два счётных входа, при поступлении импульсов на один из которых идёт процесс сложения, а при поступлении на другой – вычитания из числа записанного в счётчике (первый вход обозначают "+", а второй – "-"). Эти счетчики так же имеют установочные входы. Промышленность выпускает многочисленные счётчики в интегральном исполнении, в том числе и реверсивные, пример которого пока- 211 зан на рис.5.45. Это ИМС 4-х разрядного реверсивного счётчика с установочными входами R и S для всех разрядов. T T R СТ-2 1 +1 2 Q1 Q1 Q2 4 Q2 Q3 8S Q3 Q4 -1 Q4 Рис.5.45. Выпускаются счётчики и с произвольным коэффициентом счёта, к примеру, на десять положений (счёт от 0 до 9), на 12 положений (от 0 до 11). Часто возникает необходимость построения счётчика с числом N  2  1 . Такие счётчики называются счётчиками с произвольным коэффициентом счёта. Строятся такие счётчики на основе обычных двоичных счетчиков с исключением у них соответствующего числа "избыточных состояний". Число этих избыточных соn стояний находят, как: S  2 –Kсч, где 2 n – количество состояний двоичного счетчика, а Kсч – требуемый коэффициент (модуль) счёта (у обычного двоичноn го счетчика Kсч= 2 n ). Способы создания таких счётчиков разнообразны, но все они базируются на введении обратных связей (ОС). Счётчики находят широкое применение в вычислительной технике и управляющих устройствах. В общем случае счётчики – это цифровые аналоги генераторов линейно изменяющихся напряжений. На основе счётчиков строятся распределители импульсов, т.е. устройства, формирующие импульсы поочередно на М-выходах. Реализуют их посредством сочетания счётчика и дешифратора, как показано для одного примера на 212 рис.5.46. Каждому числу, записанному на счётчике (в пределах счёта N  2 n  1 ), соответствует появление импульса на соответствующем выходе дешифратора. CT-2 DC 1 1 1 2 +1 2 2 4 4 3 4 5 6 7 F0 F1 F2 F3 F4 F5 F6 F7 Рис.5.46. X (D1) D T Q1 C Y (D2) D T Q2 C Z (D3) D T Q3 C Т 5.9.8. Регистры. Регистрами называют устройства для приёма, хранения, передачи и преобразования информации. Различают в зависимости от способа записи информации параллельные, последовательные и параллельно-последовательные регистры. Параллельный регистр отличается тем, что запись двоичного числа осуществляется в нём параллельным кодом, т.е. во все разряды регистра одновременно. Они принимают, хранят и передают информацию в виде двоичного числа, в связи с чем называются регистрами памяти. N-разрядный регистр содержит N-триггеров. Пример выполнения 3-х разрядного регистра на D-триггерах приведён на рис.5.47, где X, Y и Z – информационные входы, С – тактовый вход. Во время фронта импульса Т срабатывают сразу все триггеры: Q( n 1)1  X , Q( n 1) 2  Y , Q( n 1)3  Z . Информация считывается с выходов Q1 , Q 2 , Q 3 . Здесь изображён один канал поступления информации. В общем случае их может быть несколько, при этом каждый триггер должен иметь соответствующее количество информационных входов. Естественно, что триггеры имеют установочный и считывающий входы. Рис.5.47. 213 Последовательный регистр (сдвигающий регистр или регистр сдвига). Он отличается тем, что запись числа в нём производится последовательным кодом, т.е. число поступает по одному входу. Значения разрядов передаются последовательно. Сам регистр состоит из последовательно соединенных ячеек памяти, в качестве которых используются D-триггеры, как показано на рис.5.48. Т Q1 X Q2 Т D C Q3 X Т D C 1 2 3 t 1 1 1 1 t Т D C Q1 t 1 0 Q2 t C Q3 t Рис.5.48. Рис.5.49. При поступлении первого импульса Т в момент его фронта в каждом триггере записывается значение логического сигнала на его входе: Q( n 1)1  X (у нас Х=1), Q( n 1) 2  Qn1 ( Q n1  0 в момент прихода первого импульса), Q( n 1)3  Qn 2 ( Qn 2 =0). С приходом второго импульса Т процесс записи повторяется, т.е. состояние предшествующего триггера записывается в последующий (или информация как бы сдвигается). В нашем случае с приходом второго импульса имеем Q( n  2)1  X  0 , Q( n  2 ) 2  Q( n 1)1  1 ; Q( n  3)1  X  1 ; Q( n  3) 2  Q( n  2 )1 Q( n  2 )3  Q( n 1) 2  0 . Третий импульс С дает:  0 ; Q( n  3)3  Q( n  2 ) 2  1 ; Соответствующие временные диаграммы приведены на рис.5.49. В общем случае n-разрядное число регистр запоминает за n-тактовых импульсов. При этом последовательный код, поступивший на вход регистра, преобразуется в параллельный (у нас это число 101, причем читать начинаем со старшего разряда, т.е. с Q 3 ). С поступлением каждого тактового импульса Т информация сдвигается в регистре на один разряд, что равносильно умножению кода на 2 (действительно 010 - это 2, а 100 - это 4). Считывание информации возможно последовательное с выхода старшего разряда при дальнейшем поступлении тактовых импульсов (т.е. в виде последовательного кода). Для параллельного считывания используются выходы всех разрядов регистра. Способность регистра сдвигать информацию по мере поступления тактовых импульсов широко используется в устройствах управления. 214 Помимо рассмотренных существуют параллельно-последовательные регистры, совмещающие свойства обоих, т.е. записывать информацию, как в последовательном, так и в параллельном кодах, и считывать информацию последовательным или параллельным кодом. Реверсивные регистры служат для обеспечения возможности сдвига числа в сторону как старшего, так и младшего разрядов благодаря специально заложенным связям. С помощью управляющего сигнала вводится в действие либо прямая, либо обратная связи между разрядами. 5.10. Понятие о микропроцессоре. Создание БИС, состоящих из тысяч и десятков тысяч компонентов, позволяет изготовить весьма сложные электронные устройства. Однако весьма сложные электронные устройства в силу их узкой специализации не требуются в больших количествах. Это приводит к экономической невыгодности производства таких устройств. Это противоречие возможностей технологии и узкой специализации снимается созданием программируемых цифровых и логических устройств, т.е. устройств многофункциональных. В основе таких устройств лежит использование так называемых P0 ALU арифметико-логических устройств (АЛУ), выполA1 няемых в виде отдельных БИС, либо входящих в состав более сложных БИС. АЛУ (рис.5.50) выA2 F1 полняют арифметические и логические операции A3 над n-разрядными входными кодами (обычно A4 n=4,8 или 16). На рисунке у нас это F2 B1 A( A1 , A2 , A3 , A4 ) и В( B1 , B 2 , B3 , B 4 ). Сигналы, B2 B3 F3 B4 M F4 S0 P4 S1 S2 S3 подаваемые направляющие входы М, S 0 , S1 , S 2 , S 3 , определяют, какая операция должна быть выполнена над входными величинами. В АЛУ может быть подан сигнал переноса из внешней цепи P0  1 , который добавляется в младший разряд входных данных АЛУ. Результат снимается с выходов F( F1 , F2 , F3 , F4 ) и выхода P4 (сигнал переполнения) сигнал переноса из старшего разряда. Совокупность сигна- лов на входах однозначно определяет совокупность сигналов на выходах в связи с чем АЛУ является классическим комбинационным устройством. При управляющем сигнале М=0 АЛУ выполняет арифметические операции: сложение А и В, вычитание, Рис.5.50. 215 увеличение или уменьшение числа А, пересылка А и В со входа на выход, сдвиги влево (умножение на 2) или вправо (деление на 2)и др. А какая именно из этих операций должна выполняться определяется комбинацией сигналов S 0 ...S 3 . При М=1 АЛУ выполняет логические операции над числами А и В (причем сразу во всех разрядах одна и та же операция). Очевидна ограниченность операций и недостатки АЛУ, к примеру, нет операций умножения и деления на произвольный коэффициент; работа только с двумя переменными А и В; ограниченность разрядности n. Причем ограничение разрядности n – число технологическое, нельзя в ИМС обеспечить более 40-60 выводов. Преодоление этих ограничений достигнуто в микропроцессорах. Микропроцессоры МП – это устройства цифровой обработки информации, осуществляемой по программе, задаваемой управляющими сигналами, включая ввод и вывод. Его работа основана на последовательном выполнении в АЛУ ряда операций в соответствии с программой. Упрощенная структурная схема МП приведена на рис.5.51, где помимо АЛУ и буферных регистров данных А и В показано сверхоперативное запоминающее устройство (СОЗУ) – Запись Fi Pn РОН (СОЗУ) m слов по n разрядов УУ S АЛУ A B Регистр Регистр А В Считывание Рис.5.51. РОН, хранящее m чисел, каждое из n-разрядов. Буферные регистры А и В служат для кратковременного хранения чисел А и В во время выполнения операций АЛУ. УУ – устройство управления, задающее режим работы всех элемен- 216 тов МП.РОН связаны с АЛУ двумя внутренними магистралями (это nпроводные линии), по которым передаются n-разрядные двоичные числа. В отличии от АЛУ микропроцессор выполняет операции потактно. Числа А и В передаются по магистрали из РОН в буферные регистры А и В, затем по команде АЛУ выполняет положенную операцию, а результат ее по другой магистрали передается в РОН – обычно в специальный регистр – называемый аккумулятором (предыдущий результат при этом стирается). Последовательное выполнение операций уменьшает быстродействие устройства, но очень существенно расширяет его функциональные возможности (производится умножение и деление к примеру), можно производить операции над числами с любой разрядностью (сначала производят операцию над nмладшими разрядами, а потом над старшими с добавлением сигнала переноса). Для практического использования МП должен быть снабжен устройствами дополнительной памяти для хранения значительного объема информации, а так же устройствами и линиями связи для обмена информацией с внешними цепями. Поэтому на основе МП строятся микроЭВМ. МикроЭВМ – устройства, содержащие МП, запоминающие устройства (ЗУ), органы управления и средства связи с периферийными устройствами (интерфейс). Вообще бывают МП, которые выполняют только логические операции, поэтому название ЭВМ не всегда подходит (или не всегда точно). Более точное название – это микропроцессорные системы. Когда микроЭВМ служит целям управления каким-то объектом или процессом, то она дополнительно снабжается различного рода датчиками, преобразователями (ЦАП, АЦП), исполнительными устройствами и т.д. Вот вся эта совокупность и называется микропроцессорной системой. Упрощенная структурная схема микроЭВМ показана на рис.5.52. Она содержит устройства ввода – УВв и устройства вывода УВыв, центральный микропроцессор МП, запоминающее устройство ЗУ и порты ввода, вывода, генератор тактовых сигналов – ГТС. Рис.5.52. Магистраль Програм. данные адресов (МА) ЗУ УВв Порт ввода ГТС МП ОЗУ ПЗУ Магистраль данных (МД) Магистраль управления (МУ) Команды Порт выв. УВыв 217 В качестве УВв используются: считыватель с магнитных дисков или магнитных лент, считыватель с перфолент и перфокарт, телетайп, различного рода датчики с АЦП и т.д. В качестве УВыв используются: дисплей (устройство для визуального отображения), печатающие и перфорирующие устройства, ЦАП и т.д. Порты ввода и вывода служат для кратковременного хранения информации в процессе ввода и вывода и переключения каналов. Запоминающие устройства делятся на постоянные – ПЗУ и оперативные – ОЗУ (последние на параллельных регистрах). Система с МП оперирует информацией в двоичной системе счисления. Каждый разряд двоичного числа называется битом. Крайний левый бит двоичного числа называется старшим, а крайний правый – младшим. Информация, с которой работает МП, образуется группой битов, составляющих слово. Группа, состоящая из 8 битов, называется байтом. Байт – т.е. 8 разрядов – распространенная длина слова, хотя бывают и длиннее и короче. Вся информация делится на данные, т.е. числа, над которыми выполняются операции, и программу, т.е. последовательность команд для выполнения действий, которая так же записывается в виде двоичных слов. Для передачи информации между элементами используются магистраль адресов (МА) (16 разрядная проводная связь); магистраль данных (МД) (8 разрядная); магистраль управления (МУ). Для подключения того или иного элемента к магистрали используют буферные усилители, которые имеют три состояния: 1) передача данных в магистраль; 2) прием данных из магистрали; 3)отключение от магистрали. Тот или иной режим определяется сигналами управления. При недостаточности разрядности МД используются числа двойной длины, передаваемые поочередно по n-разрядов, при этом быстродействие снижается. Чтобы МП не зависел от быстродействия УВв, данные и программа записываются в основную память микроЭВМ, там же хранятся промежуточные и окончательные результаты работы МП до их вывода. Объем ОЗУ составляет единицы и десятки килобайт (1 Кбайт= 210 байт, т.е. 1024 восьмиразрядных слов). Используется и внешняя память ПЗУ обычно в виде магнитных дисков (1 диск – 3 млн. бит) или кассет. Процесс обработки информации представляет собой следующее: 1)считывание команды из памяти. Номер ячейки памяти, где хранится первая команда, заносится в специальный счетчик команд. После выполнения команды код, записанный в счетчике, автоматически увеличивается на 1, что обеспечивает последовательное выполнение команд программы, 2) при каждом положении счетчика команд происходит считывание из памяти следующей информации (1, 2 или 3 байта): код операции, которая выполняется в соответствии с данной командой, и число, над которым выполняется данная команда (или адреса ячеек, в которых записано число); 3) выполнение команды. 218 После выполнения команды считывается команда из следующей ячейки памяти и цикл повторяется. УУ в составе МП с помощью ГТС обеспечивает требуемую последовательность выполнения операций. Частота ГТС лежит в пределах 0.5  40 МГц. Одна команда выполняется за несколько периодов тактовых импульсов. Время выполнения одной команды – это командный цикл, который занимает обычно несколько машинных циклов и содержит две фазы выборки и исполнения. Задание программы может быть записано в двоичном коде, но это оказалось неудобным на практике, поэтому применяют 16-тиричную систему счисления, содержащую 16 символов, каждому из которых соответствует 4-х разрядное число в двоичном коде. Еще более удобной оказалась запись программы на языке Ассемблера, который допускает запись команд в форме, отражающей их смысл. Возможно применение и других языков более высокого уровня. 219 6. ИНФОРМАЦИОННО-ИЗМЕРИТЕЛЬНАЯ ТЕХНИКА. 6.1. Основные понятия и определения. Измерение – это определение значения физической величины с помощью средств измерения, т.е. это способ количественного познания свойств физических объектов. Физическая величина – это свойство общее в качественном отношении у ряда объектов, но разное в количественном отношении у каждого из них. Значение физической величины – это её количественная оценка, выраженная в виде некоторого числа принятых для нее единиц. Истинное значение физической величины – это такое её значение, которое идеально отражает как в качественном, так и в количественном отношении свойства исследуемого объекта. Практически определить истинное значение величины не представляется возможным. Поэтому для практического пользования вводится понятие действительного значения физической величины, под которым понимают значение, полученное экспериментально с помощью средств измерений и настолько близкое к истинному, что может быть принято для практического использования вместо него. Средства измерений – это фактически технические средства, используемые при измерении и имеющие нормированные метрологические характеристики (прежде всего это точность). По своему функциональному назначению все средства измерений разделяют на следующие группы: меры, измерительные приборы, измерительные преобразователи, измерительные установки и измерительные информационные системы. Поскольку речь идет об электрических измерениях, то перед перечисленными терминами групп можно ставить слово "электрические" или "электро". Меры – это средства измерений, предназначенные для воспроизведения физической величины заданного размера. Мера отличается от эталона тем, что последний воспроизводит единицу физической величины (пример – магазины сопротивлений, набор гирь и т.д.). Измерительные приборы – это средства измерений, представляющие физическую величину в форме доступной для непосредственного восприятия наблюдателем. Измерительные преобразователи – это средства измерений, предназначенные для представления измеряемой величины в форме удобной для измерения, регулирования, хранения, обработки, но неподдающейся для непосредственного восприятия наблюдателем. Здесь нет отсчётного устройства (пример – термопара). Измерительная установка – это совокупность средств измерений, функционально и конструктивно объединенных с целью более рациональной организации измерений. Она позволяет реализовать определенный метод измерений и заранее оценить погрешность измерений. 220 Измерительные информационные системы (ИИС) – это совокупность средств измерений и вспомогательных средств, предназначенных для автоматического сбора информации от ряда источников с многократным использованием одних и тех же преобразователей сигналов и объединенных каналами связи для представления информации в том или ином виде. Виды измерений. Электрические измерения весьма разнообразны, поэтому целесообразно провести их классификацию с методологической точки зрения, т.е. в зависимости от общих приемов получения результатов измерений. Известно три вида измерений, различающихся по методологическому признаку. 1. Прямое измерение – это измерение, при котором результат находят непосредственно из опытных данных по шкале прибора в процессе измерения (амперметр, вольтметр). 2. Косвенное измерение – это измерение, при котором искомое значение величины находят на основании известной зависимости между этой величиной и величинами, подвергаемыми прямым измерениям. Т.е. решается некоторое уравнение: Y=F( X 1 , X 2 ,… X n ), где X 1 , X 2 ,... X n – значения величин, полученные прямыми измерениями (R=U/I, где U и I – значения напряжения и тока, полученные в результате прямых измерений). 3. Совокупные измерения – это проводимые одновременно измерения нескольких одноименных величин, при которых искомые значения величин находят решением системы уравнений, полученных при прямых измерениях различных сочетаний этих величин. (Измерение сопротивлений резисторов, соединенных треугольником, путем измерений сопротивлений между различными вершинами треугольника. По результатам трех измерений определяют сопротивление резисторов.) 4. Совместные измерения – это измерения, при которых искомые значения нескольких разноименных величин определяются путем решения системы уравнений, связывающих значения искомых величин с другими непосредственно измеренными величинами, т.е. путем решения системы уравнений:  F1 (Y1 , Y2 , Y3 ,... X 1' , X 2' , X 3' ...)  0   F2 (Y1 , Y2 , Y3 ,... X 1'' , X 2'' , X 3'' ....)  0  ..................................................  (n) (n) ( n)  Fn (Y1 , Y2 , Y3 ,... X 1 , X 2 , X 3 ...)  0 (6.1) К примеру: определение зависимости, т.е. коэффициентов, сопротивления рези2 стора от температуры Rt  R0 (1  A  t  B  t ). Измерив трижды Rt1 , Rt 2 , Rt 3 и решив систему из трех уравнений, находят R 0 , A и В. В общем случае измерения выполняют однократно (с однократным наблюдением), либо многократно. В последнем случае результат измерений получают методом статистической обработки результатов. 221 Методы измерений. В зависимости от используемых принципов и средств измерений различают методы измерений. 1. Метод непосредственной оценки – такой метод, при котором о значении искомой величины судят по показанию одного (прямые измерения) или нескольких (косвенные) приборов, проградуированных в единицах измеряемой величины или в единицах других величин, от которых зависит измеряемая величина (к примеру, измерение напряжения по показаниям вольтметра). Все остальные методы относятся к так называемым методам сравнения, при которых измеряемая величина сравнивается с величиной, воспроизводимой мерой. Существует четыре метода сравнения: нулевой (компенсационный), дифференциальный, замещения и совпадения. 2. Нулевой (компенсационный) метод характеризуется тем, что действие измеряемой величины компенсируется действием другой, заранее известной величины. При высокой точности мер, воспроизводящих известную величину, достигается весьма высокая точность измерений. (Измерение сопротивления с помощью мостовой схемы). 3. Дифференциальный метод отличается от нулевого тем, что действие измеряемой величины компенсируется встречным действием известной величины лишь частично, а нескомпенсированный эффект измеряется методом непосредственной оценки. Этот метод тоже достаточно точен при условии, что известная величина воспроизводится с высокой точностью и разность между ней и неизвестной величиной мала (измерение вольтметром разности двух напряжений, одно из которых известно с большой точностью, а другое представляет собой искомую величину). 4. Метод замещения заключается в поочередном подключении на вход прибора измеряемой величины и известной величины и по двум показаниям прибора оценивается искомая величина. (Пример измерения малого напряжения с помощью гальванометра, к которому сначала подключают источник неизвестного напряжения, определяют отклонение стрелки, а затем с помощью регулируемого источника известного напряжения добиваются того же отклонения указателя, тогда неизвестное напряжение равно известному). 5. Метод совпадений характерен тем, что разность между измеряемой величиной и величиной, воспроизводимой мерой, измеряют, используя совпадение отметок шкал или периодических сигналов. (К примеру, измерение частоты вращения детали с помощью мигающей лампы стробоскопа – когда добиваются неподвижности метки на детали при условии знания частоты вспышек.) 6.2. Метрологические характеристики средств измерений. Свойства средств измерений описываются характеристиками, среди которых выделяют метрологические и неметрологические. Под метрологическими понимают характеристики средств измерений, которые являются необходи- 222 мыми при оценке точности результатов измерений. Перечень метрологических характеристик для средств измерений электрических величин общепромышленного назначения устанавливает ГОСТ 22261-76. 1. Функция преобразования или статическая характеристика преобразования – представляет собой функциональную зависимость между информационными параметрами выходного и входного сигналов средств измерений y=f(x) (может быть в частности линейной – это хорошо) 2. Чувствительность – представляет собой отношение приращения выходного сигнала y к вызвавшему это приращение изменению входного сигнала x . S  lim  y x  dy dx (6.2) Если статическая характеристика линейна, то S – величина постоянная, при этом шкала оказывается равномерной, т.е. длина всех делений шкалы одинакова. (Деления – это участки шкалы, на которые делят ее с помощью отметок.). Есть еще порог чувствительности, т.е. min значение входной величины, на которое реагирует данное средство измерения. При наличии встроенного в прибор или отдельно применяемого измерительного преобразователя следует учитывать его коэффициент преобразования, представляющий отношение изменения выходного сигнала преобразователя к вызвавшему его изменению сигнала на входе преобразователя. Очевидно, что при нелинейной функции преобразования этот коэффициент зависит от режима работы, что надо учитывать при измерениях. 3. Диапазон измерений – это область значений измеряемой величины, для которой нормированы допускаемые погрешности средств измерений. Он ограничивается наибольшим и наименьшим значениями измеряемой величины. Для увеличения точности диапазон зачастую разбивают на поддиапазоны, для каждого из которых имеют место свои предельные погрешности. Область значений шкалы, ограниченную начальным и конечным значениями сигнала, называют диапазоном показаний. 4. Цена деления шкалы – это характеристика измерительных приборов, представляющая собой разность значений величины, соответствующих двум соседним отметкам шкалы. Для цифровых приборов – это цена единицы младшего разряда. 5. Погрешность средств измерений – важнейшая метрологическая характеристика. В общем случае под погрешностью меры (как одного из средств измерений) подразумевают отклонение номинального значения меры (заданного размера меры), воспроизводящей ту или иную физическую величину от истинного значения этой величины. Под погрешностью измерительных приборов, измерительных преобразователей и измерительных систем понимается отклонение их выходного сигнала (показания прибора) от истинного значения измеряемой веx 0 223 личины (входного сигнала). Так как истинное значение измеряемой величины нам не известно, то вместо него принимается действительное значение. В зависимости от причин возникновения и характера поведения погрешности производится их классификация. В зависимости от изменения во времени измеряемой величины, различают следующие погрешности: а) статическая погрешность – это погрешность при измерении неизменной во времени величины; б) динамическая погрешность – это разность между погрешностью в динамическом режиме и статической погрешностью, соответствующей значению измеряемой величины в данный момент времени. В зависимости от характера изменения погрешностей средств измерений различают: а) систематические погрешности, т.е. такие, которые остаются неизменными, либо закономерно изменяются; б) случайные погрешности, изменяющиеся случайным образом. В зависимости от условий возникновения погрешности различаются на: а) основную погрешность – погрешность средств измерений в нормальных условиях; б) дополнительную погрешность – погрешность, вызванную отклонением одной из влияющих величин от нормального значения или выходом ее за пределы нормальных значений. По зависимости от влияния значения измеряемой величины погрешности средств измерений разделяют на: а) аддитивные, которые не зависят от значения измеряемой величины; б) мультипликативные, изменяющиеся пропорционально значению измеряемой величины. Способы выражения и нормирования пределов, допускаемых основной и дополнительной погрешностей средств измерений, могут устанавливаться по ГОСТ 13600-68 в виде абсолютных, относительных или приведенных погрешностей или в виде определенного числа делений шкалы. 1. Абсолютная погрешность, которая выражается в тех же единицах, что и измеряемая величина, и представляет собой разность между показанием прибора и действительным значением измеряемой величины. xX, (6.3) где x – измеренное значение, X – действительное значение. Абсолютная погрешность, взятая с обратным знаком, называется поправкой. 2. Относительная погрешность представляет собой отношение абсолютной погрешности к действительному значению измеряемой величины:    X  x X  1 ; (6.4) 224 3. Приведенная погрешность представляет собой отношение абсолютной погрешности к нормирующему значению и определяется по формуле:     100 % Xn , (6.5) где X n – диапазон измерений. В качестве нормирующего значения для приборов с нулевой отметкой на краю шкалы принимается значение диапазона измерений. А для приборов с нулем посередине шкалы – это модуль разности конечных значений диапазона измерений. 4. Обобщенной метрологической характеристикой средств измерения является класс точности, который в принципе определяет допустимые пределы всех погрешностей, а так же и другие свойства, влияющие на точность средств измерений. Упрощенно класс точности представляет собой допустимую приведенную основную погрешность, т.е.  . Ряды классов точности устанавливаются в ГОСТах на все отдельные виды средств измерений. 6.3. Неметрологические характеристики. Помимо рассмотренных характеристик при эксплуатации средств измерений важно знать и род других – неметрологических характеристик, а именно: показатели надежности, электрическую прочность, время установления рабочего режима, наработку на отказ и т.д. Под надежностью средств измерений, понимается способность средств измерений сохранять заданные характеристики при определенных условиях работы в течение заданного времени или заданной наработки. Наработка на отказ – это отношение наработки (т.е. продолжительности работы) ремонтируемого средства к числу отказов в течение этой наработки (среднее время работы между двумя отказами). 6.4. Обработка результатов измерений при многократных наблюдениях. 6.4.1. Целью результатов измерения (наблюдений) является установление значения измеряемой величины и оценка погрешности полученного результата. Погрешность измерений в общем случае является случайной величиной, следовательно, и результаты отдельных измерений тоже величины случайные. Наиболее полным описанием любой случайной величины (как измеряемой величины, так и погрешности измерений) является ее закон распределения. В практике электрических измерений одним из наиболее распространенных является так 225 называемый нормальный закон (или закон Гаусса) распределения плотности вероятности случайной величины, а именно:  1 f(x) е  2 ( x  m )2 2 2 ; (6.6) где f(x)-плотность вероятности случайной величины x,  – среднее квадратичное отклонение. m – математическое ожидание (его оценка) х – случайная величина Вспомним, что плотность вероятности случайной величины находится как: F ( x  x )  F ( x ) f ( x )  F' ( x )  lim x x 0 , где F(x) – закон распределения, т.е. вероятность значения случайной величины Х=х, а F(x+  x)-F(x)=P(x