Цифровые счетчики импульсов.

Министерство образования и науки республики Казахстан Рудненский индустриальный институт Кафедра «электроэнергетики и теплоэнергетики» лекционный КОМПЛЕКС по дисциплине «Цифровая техника и микропроцессорное управление» для студентов специальности 050718 «Электроэнергетика» Составил В.Ю. Киселёв, преподаватель Утвержден на заседании кафедры ЭЭ и ТЭ Протокол №___от_________2019 г. Заведующий кафедрой З.К. Хабдуллина Рудный 2019 Модуль 2 Основные узлы цифровой техники Тема лекции 5 Цифровые счетчики импульсов. План лекции 1. Основные определения и классификация счетчиков 2. Счетчики с параллельным переносом 3. Реверсивный счетчик 1. Основные определения и классификация счетчиков Цифровой счетчик импульсов – это цифровой узел, который осуществляет счет поступающих на его вход импульсов. Результат счета формируется счетчиком в заданном коде и может храниться требуемое время. Счетчики строятся на триггерах, при этом количество импульсов, которое может подсчитать счетчик определяется из выражения N = 2n – 1, где n – число триггеров, а минус один, потому что в цифровой технике за начало отсчета принимается 0. Счетчики бывают суммирующие, когда счет идет на увеличение, и вычитающие – счет на уменьшение. Если счетчик может переключаться в процессе работы с суммирования на вычитание и наоборот, то он называется реверсивным. Счетчики строят на триггерах , посмотрим, как это работает: Рис. 4.1 – Схема счетчика с последовательным переносом на Т-триггерах и графики, поясняющие принцип его работы В качестве исходного состояния принят нулевой уровень на всех выходах триггеров (Q1 – Q3), т. Е. цифровой код 000. При этом старшим разрядом является выход Q3. Для перевода всех триггеров в нулевое состояние входы R триггеров объединены и на них подается необходимый уровень напряжения (т. Е. импульс, обнуляющий триггеры). По сути это сброс. Когда на всех выходах триггеров установились единицы, говорят, что счетчик переполнен. После прихода следующего (девятого) импульса счетчик обнулится и начнется все с начала. На графиках изменение состояний триггеров происходит с некоторой задержкой tз. На третьем разряде задержка уже утроенная. Увеличивающаяся с увеличением числа разрядов задержка является недостатком счетчиков с последовательным переносом, что, несмотря на простоту, ограничивает их применение в устройствах с небольшим числом разрядов. 2. Счетчики с параллельным переносом Для повышения быстродействия применяют способ одновременного формирования сигнала переноса для всех разрядов. Достигается это введением элементов И, через которые тактовые импульсы поступают сразу на входы всех разрядов счетчика. Посмотрим на схему: Рис. 4.2 - Счетчик с параллельным переносом и графики, поясняющие его работу С первым триггером все понятно. На вход второго триггера тактовый импульс пройдет только тогда, когда на выходе первого триггера будет лог. 1 (особенность схемы И), а на вход третьего - когда на выходах первых двух будет лог. 1 и т. д. Задержка срабатывания на третьем триггере такая же, как и на первом. Такой счетчик называется счетчиком с параллельным переносом. Как видно из схемы, с увеличением числа разрядов увеличивается число лог. элементов И, причем чем выше разряд, тем больше входов у элемента. Это является недостатком таких счетчиков. 3. Реверсивный счетчик Описанные выше счетчики однонаправленные и считают на увеличение, однако на практике часто необходимо менять направление счета в процессе работы. Счетчики, которые в процессе работы могут менять направление счета называются реверсивными. Рис. 4.3 - Реверсивный счетчик Число входов элемента И-ИЛИ соответствует номеру разряда, т. е. если третий разряд, то три входа, четвертый - четыре и т. д. Логическая схема является двухпозиционным переключателем, управляемым прямым или инверсным выходом предыдущего триггера. При лог. 1 на прямом выходе счетчик отсчитывает импульсы с шины "+1" (если они, конечно, поступает), при лог. 1 на инверсном выходе - с шины "-1". Элементы И (DD6.1 и DD6.2) формируют сигналы переноса. На выходе >7 сигнал формируется при коде 111 (число 7) и наличии тактового импульса на шине +1, на выходе <0 сигнал формируется при коде 000 и наличии тактового импульса на шине -1. Вот типичный счетчик с предустановкой. СТ2 означает, что счетчик двоичный, если он десятичный, то ставится СТ10, если двоично-десятичный - СТ2/10. Входы D0 - D3 называются информационными входами и служат для записи в счетчик какого-либо двоичного состояния. Это состояние отобразится на его выходах и от него будет производится начало отсчета. Другими словами, это входы предварительной установки или просто предустановки. Вход V служит для разрешения записи кода по входам D0 - D3, или, как говорят, разрешения предустановки. Рис. 4.4 Четырехразрядный двоичный счетчик Этот вход может обозначаться и другими буквами. Предварительная запись в счетчик производится при подаче сигнала разрешения записи в момент прихода импульса на вход С. Вход С тактовый. Вход PI называется входом переноса. Выход p называется выходом переноса. На этом выходе формируется сигнал при переполнении счетчика. Этот сигнал можно подать на вход переноса следующего счетчика. Тогда при переполнении первого счетчика второй будет переключаться в следующее состояние. Выходы 1, 2, 4, 8 просто выходы. На них формируется двоичный код, соответствующий числу поступивших на вход счетчика импульсов. Лекция 6 Кодирующие устройства План лекции 1.Шифратор 2. Дешифратор 3. Мультиплексоры 4. Демультиплексоры 1. Шифратор Шифратор (кодер) - это устройство, представляющее собой преобразователь позиционного кода в двоичный. В позиционном коде число определяется позицией единиц в серии нулей, или позицией нуля в серии единиц. Например, если в серии десять нулей, имеется вот такой код 0001000000, то это эквивалентно числу 7 (счет ведется справа налево от нуля). Такой код служит для включения объектов или передачи данных на них. Для преобразования позиционного кода в двоичный составим таблицу: Позиционный код Двоичный код 8 7 6 5 4 3 2 1 22 21 20 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Для наглядности, единицы, как видно, располагаются по диагонали. Если приглядимся к младшему разряду (20), то видно, что единице соответствуют единицы в позиционном коде, соответствующие числам 2, 4, 6, 8 (разрядам). Следовательно, эти разряды объединяются через схему ИЛИ. Аналогичные операции проходят над старшими разрядами. В результате получим вот такую схему: Рис. 5.1 - Реализация шифратора на логических элементах 2. Дешифратор Дешифратор (декодер) - устройство, преобразующее двоичный код в позиционный (или иной). Другими словами, дешифратор осуществляет обратный перевод двоичных чисел. Опять посмотрим на первую таблицу. Единице в каком-либо разряде позиционного кода соответствует комбинация нулей и единиц в двоичном коде, а отсюда следует, что для преобразования необходимо иметь не только прямые значения переменных, но еще и инверсии- схема ( рисунок 5.2) На схеме показаны всего четыре логических элемента И, хотя их должно быть восемь. Три инвертора создают инверсии переменных. Линии, спускающиеся в никуда на самом деле подводят сигналы прямого и инверсного кода к остальным четырем элементам И. Если разрядов будет четыре, то элементы будут четырехвходовыми, понадобится четыре инвертора и 16 элементов И. Рис. 5.2 - Реализация дешифратора на логических элементах 3. Мультиплексоры Мультиплексор - это устройство, которое осуществляет выборку одного из нескольких входов и подключает его к своему выходу, в зависимости от состояния двоичного кода. Другими словами, мультиплексор - переключатель сигналов, управляемый двоичным кодом и имеющий несколько входов и один выход. К выходу подключается тот вход, чей номер соответствует двоичному коду. Ну и навороченное определение: мультиплексор - это устройство, преобразующее параллельный код в последовательный. Структуру мультиплексора можно представить различными схемами, но более понятна, на мой взгляд, вот эта: Рис. 5.3 - Структура мультиплексора Самый большой элемент в схеме есть не что иное, как элемент И-ИЛИ. Конкретно здесь элемент 4-х входовый, квадратики с единичками внутри инверторы. Разберем выводы. D0-D3, называются информационными входами. На них подают сигналы. Входы А0-А1, называются адресными входами. Вот сюда именно и подается двоичный код, от которого зависит, какой из входов D0-D3 будет подключен к выходу, на этой схеме обозначенному как Y. Вход С, как разрешение работы. На схеме еще есть входы адреса с инверсией. На этом рисунке показан четырехвходовой, или как еще его называют, 4Х1 мультиплексор. Потому и адресных входов всего 2. Как нам известно, максимальное число переменных определяется как 2n, где n - разряд кода. Здесь мы видим, что переменных четыре штуки, а значит разряд будет равен 2 (22 = 4). Для пояснения принципа работы этой схемы посмотрим на таблицу истинности: A1 A0 Y D0 1 D1 1 D2 1 1 D3 Вот так двоичный код выбирает нужный вход. Т. е., если имеем четыре объекта, они подают сигналы, а устройство отображения у нас одно. В зависимости от двоичного кода к устройству отображения подключается сигнал от нужного объекта. Микросхемой мультиплексор обозначается так: Рис. 5.4 - Мультиплексор 4. Демультиплексор Демультиплексор - устройство, обратное мультиплексору. Т. е., у демультиплексора один вход и много выходов. Двоичный код определяет, какой выход будет подключен ко входу. Другими словами, демультиплексор - это устройство, которое осуществляет выборку одного из нескольких выходов и подключает его к своему входу или, это переключатель сигналов, управляемый двоичным кодом и имеющий один вход и несколько выходов. Ко входу подключается тот выход, чей номер соответствует состоянию двоичного кода. Демультиплексор - это устройство, которое преобразует последовательный код в параллельный. Обычно в качестве демультиплексора используют дешифраторы двоичного кода в позиционный, в которых вводят дополнительный вход стробирования. Из-за схожести структур мультиплексора и демультиплексора в КМОП сериях есть микросхемы, которые одновременно являются мультиплексором и демультиплексором, смотря с какой стороны подавать сигналы, например, К561КП1, работающая как переключатель 8х1 и переключатель 1х8 (то бишь, как мультиплексор и демультиплексор с восемью входами или выходами). Кроме того, в КМОП микросхемах помимо переключения цифровых сигналов (лог. 0 или 1) существует возможность переключения аналоговых. Другими словами, это переключатель аналоговых сигналов, управляемый цифровым кодом. Такие микросхемы называются коммутаторами. Рис. 5.5 - Селектор входных сигналов Итак, разберем работу и детали. На триггерах микросхемы DD1 собран кольцевой счетчик нажатий кнопки разрядностью 2 (два триггера - 2 разряда). Двухразрядный двоичный код поступает на адресные входы D0-D1 микросхемы DD2. Микросхема DD2 представляет собой сдвоенный четырехканальный коммутатор. В соответствии с двоичным кодом к выходам микросхемы А и В подключаются входы А0-А3 и В0-В3 соответственно. Элементы R1, R2, C1 устраняют дребезг контактов кнопки. Дифференцирующая цепь R3C2 устанавливает триггеры в нулевое состояние при включении питания, при этом к выходу подключается первый вход. При нажатии на кнопку триггер DD1.1 переключается в состояние лог. 1 и к выходу подключается второй вход и т. д. Перебор входов идет по кольцу, начиная с первого. Лекция 7 Регистры План лекции 1.Регистр хранения 2. Регистр сдвига 3. Регистр последовательных приближений Регистр (от to register - регистрировать) - это цифровой узел, предназначенный для записи и хранения числа. Некоторые регистры могут преобразовывать информацию из последовательной формы в параллельную и наоборот. Для начала рассмотрим регистр хранения. 1. Регистр хранения Структура регистра хранения на D-триггерах показана на рисунке 1. Каждый триггер служит для хранения одного разряда числа. Вход R служит для установки триггеров в нулевое состояние перед записью информации. Входное двоичное число подается на входы D0-D2 и при подаче импульса на вход С в триггеры записывается этот код, т. е. информация. Рис. 6.1 - Регистр хранения на D-триггерах Эта информация может храниться долго, если на вход С не поступают импульсы. Информация может выводиться как в прямом (с прямых выходов триггеров), так и в инверсном коде (с инверсных выходов). 2. Регистр сдвига Другая разновидность регистров - регистр сдвига. Регистр сдвига предназначен для преобразования информации путем ее сдвига под воздействием тактовых импульсов. Посмотрим на структуру регистра сдвига на D-триггерах: Рис. 6.2 - Регистр сдвига на D-триггерах Как видно из рисунка, в регистре сдвига также объединяются входы R и C триггеров. Перед записью информации регистр устанавливается в нулевое состояние. Информация подается на D-вход первого триггера. При подаче импульса на вход С бит информации (лог. 0 или лог. 1) записывается в триггер. При подаче следующего импульса этот бит записывается в следующий триггер. При этом в первый триггер записывается следующий бит информации и т. д. Показанный на рисунке регистр сдвигает информацию только в одну сторону. Такие регистры называют регистром со сдвигом вправо или регистр со сдвигом влево. Существуют регистры, сдвигающие информацию в обе стороны. Направление сдвига определяется управляющим сигналом, подаваемым на специальный вход. 3. Регистр последовательных приближений Обычно такие регистры используют в аналого-цифровых преобразователях (АЦП). Структура такого регистра довольно сложна, поэтому на рисунке обобщенно показан вариант регистра последовательных приближений. RG обозначает, что это регистр. На вход D поступает информация с устройства сравнения. Запись информации производится за два такта на каждый разряд регистра. Вход С - вход этих самых тактов. Например, на вход D подается уровень лог. 1 и при воздействии тактового импульса в разряд, скажем, Q11 записывается единичка. Во втором такте этот бит либо подтверждается, либо отменяется, в зависимости от состояния входа D (его потенциала). После этого в третий такт уровень лог. 1, если он, конечно, есть на входе D, записывается в следующий разряд - Q10, а во втором такте также либо подтверждается, либо отменяется и так далее. Рис. 6.3 - Регистр последовательных приближений Помимо рассмотренных существуют так называемые многоцелевые регистры или сверхоперативные запоминающие устройства. Это устройства, содержащие в себе несколько параллельных регистров и две выходные шины. Информацию из любого регистра можно вывести на одну шину, из другого регистра - на другую. При этом в любой регистр можно одновременно вести запись. Лекция 8 Триггеры План лекции 1.Основные понятия и определения 2. D-триггер 3. Триггер Шмидта 1. Триггеры В предыдущих главах рассматривались логические элементы, у которых состояние сигналов на выходе определяется состоянием сигналов на входе. В триггере состояние на выходах определяется не только состоянием на входах, но и от состояния на выходах. Триггер - это устройство, обладающее двумя состояниями устойчивого равновесия. Триггер еще можно назвать устройством с обратными связями. На рисунке изображена схема триггера на логических элементах ИЛИ-НЕ. Рис. 7.1 Схема простейшего RS-триггера Такая схема называется асинхронным RS-триггером. Первый (сверху) выход называется прямым, второй - инверсным. Если на оба входа (R и S) подать логические нули, то состояние выходов определить невозможно. Триггер установится в произвольное состояние. Допустим, на выходе Q присутствует лог. 1, тогда на выходе не Q (Q с инверсией) обязательно будет лог.0. И наоборот. То есть, триггер обладает двумя устойчивыми состояниями, причем эти состояния зависят от ранее воздействующих сигналов, что позволяет сделать следующий вывод - триггер является простейшим элементом памяти. Буквы R и S set - установка, reset - сброс (предустановка). На рис. 7.2 RS-триггер показан в "микросхемном исполнении". Рис. 7.2 RS-триггер в интегральном исполнении RS-триггер выполнить на элементах И-НЕ, как показано на рисунке 7.3. Рис. 7.3 RS-триггер на логических элементах И-НЕ Принцип работы такой же, как у триггера на элементах ИЛИ-НЕ, за исключением инверсии управляющих сигналов, т. е. установка и сброс триггера производится не лог. 1, а лог. 0. Другими словами, входы такого триггера инверсные. В описанных триггерах изменение состояния происходит сразу после изменения состояния на входах R и S. Поэтому такие триггеры называются асинхронными. Если схему асинхронного триггера немного дополнить, то получим: Рис. 7.4 Синхронный RS-триггер на логических элементах И-НЕ В таком триггере вводится дополнительный вход С, называемый тактовым или синхронизирующим. Изменение состояний триггера происходит при подаче сигналов лог. 1 на входы R и S и последующим воздействием на вход С тактового (синхронизирующего) импульса. Другими словами, изменение состояния триггера происходит под действием синхроимпульса, поэтому такие триггеры называются синхронными. 2. D-триггер D-триггер отличается от синхронного RS-триггера тем, что у него только один информационный вход D. D-триггер показан на рисунке 7.5. Рис. 7.5 D-триггер на логических элементах И-НЕ Если на вход D подать логическую единицу, затем на вход С подать импульс, то на выходе Q (прямой выход) установится лог. 1. Если на вход D подать лог. 0, на С импульс, то на Q установится лог. 0. Т. е. D-триггер осуществляет задержку информации, поступающей на вход D. Таким образом, триггер осуществляет деление частоты входных импульсов на 2 (ведь уровень сигнала на выходе меняется в два раза реже). В таком режиме D-триггер называют счетным или Т-триггером. Нетрудно заметить, что для RS-триггера (рис. 1) существует запрещенная комбинация, когда на оба входа поданы лог. 1, на его выходах также устанавливаются лог. 1 и триггер перестает выполнять свои функции. Поэтому придумали так называемый JK-триггер. У него три входа - J, K, C. Вход J вместо R, вход К вместо S, С так и остается - синхронизацией. Если на вход J подана лог. 1, на К - лог. 0 или наоборот, то он работает как синхронный RS-триггер, если на оба входа J и К поданы лог. 1, то он работает как счетный Т-триггер. 3. Триггер Шмидта Триггер Шмидта - это специфический вид триггера, имеющего один вход и один выход. Такой триггер называют нессиметричным. В триггере Шмидта переход из одного устойчивого состояния в другое осуществляется при определенных уровнях входного напряжения, называемых пороговыми уровнями. Триггер Шмидта изображен на рис.6. Рис. 6 Триггер Шмидта и графики, поясняющие принцип его работы Если уменьшать напряжение на входе до некоторого напряжения Uп2 в момент t2 напряжение на выходе скачком переходит из состояния 1 в состояние 0. Явление несовпадения уровней Uп1 и Uп2 называется гистерезисом. Соответственно, передаточная характеристика триггера Шмидта обладает гистерезисным характером. Триггер Шмидта, в отличие от других триггеров, не обладает памятью и используется для формирования прямоугольных импульсов из напряжения произвольной формы. Рис. 7 Генератор одиночного импульса В исходном состоянии на выходе Q микросхемы DD1 высокий уровень напряжения (триггер установлен в единичное состояние). При нажатии на кнопки SB1 триггер обнуляется. Лекция 9 Сумматоры План лекции 1. Сумматор 2. Вычитатель 3. Десятичный сумматор 4. Сумматор-накопитель 1. Сумматор Сумматор - устройство, выполняющее операции арифметического сложения над двоичными числами, рассматривались математические операции над двоичными числами, говорилось о том, что сумма двух нулей есть нуль, сумма нуля и единицы есть единица, сумма двух единиц есть нуль. Одноразрядный цифровой сумматор имеет три входа: два входа слагаемых и вход переноса (от предыдущего сумматора). При этом правила сложения усложняются. Одноразрядный сумматор обозначается так: Рис. 1 - Одноразрядный цифровой сумматор Сумматор имеет входы А и В - слагаемые, С - вход переноса, S - выход суммы, Р - выход переноса. Табличка истинности: Входы Выходы Слагаемые Вход переноса Сумма Выход переноса А B C S P 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 На выходе S представляется сумма сложения трех переменных - А, В, С. При переполнении сумматора, т. е. когда в результате сложения формируется единица в старшем разряде выходного числа, на выходе переноса Р формируется уровень лог. 1, который подается на вход переноса С следующего сумматора. В принципе, старшим разрядом суммы является выход переноса Р. Из таких одноразрядных сумматоров составляются многоразрядные сумматоры (обычно 4-х разрядные), которые бывают последовательного и параллельного действия. Сумматоры последовательного действия обладают более низким быстродействием. 2. Вычитатель Как же осуществить на микросхемах-сумматорах операции вычитания двоичных чисел? Допустим необходимо выполнить вычитание: 11 - 5 = 6. В двоичных эквивалентах произведем операцию сложения числа 1011 (число 11) и обратный код числа 5, равный 1010 (прямой код 0101). Итак: Если отбросить единицу в старшем (пятом) разряде, то получится код 0101, который соответствует числу 5. Но это не число 6. Значит к результату необходимо прибавить единицу. Операция увеличения какого-либо числа на единицу называется инкрементом, уменьшения на единицу - декрементом. На рисунке 2 показана схема четырехразрядного вычитателя. Инверторы микросхемы DD1 формируют обратный код числа В. Число А поступает на входы А1-А4 сумматора DD2, обратный код числа В - на входы В1-В4 сумматора. На вход переноса Р0 подан уровень лог. 1, что обеспечивает прибавление к результату сложения единицы (т. е. инкремент результата). На выходах S1-S4 сумматора в итоге получается разность между числами А и В. Рис. 2 - 4-х разрядное устройство вычитания 3. Десятичный сумматор Чаще приходится суммировать десятичные числа. Ниже на рисунке приведена схема сумматора двоично-десятичных чисел на основе двоичных сумматоров. Операцию сложения выполняет сумматор DD1. При сумме большей или равной десяти на выходе микросхемы DD2, которая является схемой сравнения входов, формируется сигнал переноса Р10. На второй вход (Y1-Y4) микросхемы DD2 подается двоичный эквивалент числа 9 (1001). Сумматор DD3 осуществляет десятичную коррекцию результата суммирования. При отсутствии сигнала переноса на выходе микросхемы DD3 повторяется код числа, который был на выходе DD1, поскольку на входы В поданы лог. 0. При наличии сигнала переноса Р10=1 на входах В2-В3 устанавливаются лог. 1, что соответствует коду числа 6. Допустим есть числа А=8 и В=4. На выходе сумматора DD1 появляется код числа 12 (8+4=12). На выходе DD2 формируется сигнал переноса, сумматор DD3 выполняет операцию 12+6=18. Числу 18 соответствует код 10010. На выходах S сумматора DD3 устанавливается код 0010 (собственный перенос микросхемы DD3 не учитывается). Поскольку на выходе Р10 число 10, на выходах сумматора число 2 (0010), то в результате получается число 12. Рис. 3 - Сумматор двоично-десятичных чисел 4. Сумматор-накопитель Интересными свойствами обладает сумматор-накопитель, показанный на рисунке 4. Рис. 4 - Сумматор-накопитель На рисунке показан простейший сумматор-накопитель. На один вход сумматора подается число К, а на второй - число с выхода регистра. В начале работы регистр обнуляется (сброс). Если на входы В сумматора DD1 подать некоторое число К, то при подаче импульса на вход С регистра (такт) в него запишется число К. Это же число К попадет на входы А сумматора и по следующему такту в регистр запишется уже число 2К, которое опять попадет на входы А сумматора. На выходе сумматора появится число 3К и по следующему такту запишется в регистр и т. д. То есть, в сумматоре-накопителе постепенно нарастает число. Когда в сумматоре-накопителе накопленное число превышает его объем, равный 2n-1, на выходе переноса появляется сигнал лог. 1, а на выходах S число nK-2n. Лекция 10 Устройства умножения и деления. План лекции 1.Устройства умножения. 2. Устройства деления. 1. Устройства умножения Устройства умножения и деления играют большую роль в цифровых устройствах обработки информации, например, мы имеем в цифровых кодах значения напряжения и тока в цепи. Чтобы получить значение мощности, нужно указанные коды перемножить. Чаще встречаются задачи, в которых необходимо значение какой-либо величины умножать и делить на различные коэффициенты, которые также могут быть переменными. Насколько проста операция умножения в двоичных кодах: множимое либо передается на сумматор, если в данном разряде множителя находится "1", либо не передается ("0"). Поэтому в функциональную схему устройства умножения (рис. 1) введен мультиплексор MS, с помощью которого проводится анализ множителя А2. По импульсу «Сброс» множитель А1 записывается в регистр RG1, а счетчик СТ2 и регистр RG2 обнуляются. На выход Q мультиплексора MS передается младший разряд множителя А2. Если он равен «1», то элемент И пропускает на свой выход тактовый импульс, по которому в RG2 записывается значение множимого А1 (в сумматоре SM А1 суммируется с нулем с выхода RG2). Рис. 1 - Функциональная схема устройства умножения Через элемент задержки t тактовый импульс поступает на вход сдвига С регистра RG1 и сдвигает множимое А1 на один разряд вверх, код счетчика СТ2 увеличивается на единицу, на выход мультиплексора MS передается второй разряд множителя А2. Если он, например, равен «0», то элемент И закрыт и в регистр RG2 с выхода сумматора SM ничего не записывается. Устройство работает до тех пор, пока не будут перебраны все разряды множителя. Количество тактовых импульсов должно быть на один меньше, чем количество разрядов множителя. Если множимое имеет n разрядов, а множитель m разрядов, то, очевидно, что регистр RG1, сумматор SM и регистр RG2 должны иметь n + m разрядов. 2. Устройство деления Построение устройств деления сложнее. Рассмотрим пример деления чисел в двоичных кодах: число 56 (двоичный код 111000) разделим на 8 (двоичный код 1000).   111000 1000   1000 111     1100       1000         1000         1000         0000   Как видим, в результате получилось число 111 (т.е. 7). Алгоритм деления выглядит так. Из старших разрядов делимого вычитается делитель, если разность больше нуля, в результат заносится «0» делитель сдвигается на один разряд вниз (если разность меньше нуля, в результат заносится «0»), В принципе (в отличие от умножения), этот процесс может продолжаться бесконечно (вспомним бесконечные дроби). Но в аппаратуре процесс нужно ограничивать. На рис. 2 показана функциональная схема устройства деления. Основным элементом его является вычитающее устройство DTR. Мультиплексор MS является переключателем с двух входов ни один выход. При подаче импульса «Загрузка» мультиплексор MS включается в положение, когда на его выход поступает делимое А1, поэтому делимое поступает на вход А вычитателя DTR (в остальное время на выход мультиплексора MS поступает разность из регистра хранения RG2). Одновременно в регистр RG1 по старшим разрядам записывается целитель А2, который поступает на входы В вычитателя DTR. Рис. 2 - Функциональная схема устройства деления Вопросы для самоконтроля: СПИСОК ЛИТЕРАТУРЫ 1 Основная литература 1. Безуглов, Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры.- Ростов н/ Д: Феникс, 2006.-480 с. 2.Васильев, А.Е. Микроконтроллеры.-БХВ- Петербург, 2008- 304 с. 3. Фрунзе, А.В. Микроконтроллеры? Это же просто! – изд.дом «Додэка –ХХI», 2007. – 312 4.Савилов, Г.В. Электротехника и электроника. Курс лекций - издательско-торговая корпорация «Дашко и К», 2008. -324с.