Регистры

Регистры Регистр − это устройство, предназначенное для записи и хранения информации, представленной в двоичном виде. Основные элементы регистра − двоичные ячейки, в качестве которых применяются триггеры различных типов. Количество двоичных ячеек (разрядов) регистра определяется количеством двоичных разрядов «слова» (длиной слова), на которое рассчитан регистр. По способу записи и считывания информации в регистр (из регистра) различают два типа регистров: параллельные и последовательные. Краткое описание обоих типов регистров приведено ниже. Параллельные регистры Параллельные регистры применяются для записи и хранения информации в параллельном коде, т.е. одно двоичное слово может быть записано в регистр и считано из него за один такт. На рисунках 45 приведена функциональная схема параллельного регистра, реализованного на асинхронных RS-триггерах; на рисунке 46 дано условное графическое обозначение параллельного регистра. & T1 S & T2 S • • & • R . . . . . . . . . & S • Шина сброса Шина разрешения записи • R Выходящие шины & Tn & • Шина разрешения чтения Входящие шины R Рисунок 45 − Функциональная схема параллельного регистра Для записи информации, представленной в двоичном коде, сначала выполняют операцию обнуления триггеров регистра (выходы Q) путём подачи соответствующих сигналов на все их R-входы. После этого через S-входы осуществляют либо переключения триггеров (для записи «1»), либо не меняют их состояния (для сохранения «0»). Считывание информации, содержащейся в регистре, производится с Q-выходов триггеров регистра. R RG S1 S2 … Sn Рисунок 46 − Условное обозначение параллельного регистра Последовательные регистры Для более экономичной передачи двоичной информации применяется последовательный код, когда используется одна линия для последовательной (во времени) передачи двоичного кода. Для записи и хранения информации в последовательных кодах используются последовательные регистры (регистры сдвига). На рисунке 47 приведена функциональная схема последовательного регистра, построенная на D-триггерах. Информация, поступившая на информационный вход, по окончании каждого синхронизирующего импульса передаётся («сдвигается») из предыдущего триггера в последующий. Шина вывода данных в параллельном коде & Шина ввода данных • в последовательном D коде T1 • D C & • • • D C • & T2 & C T3 • Шина разрешения чтения Шина вывода данных в последовательном коде • & & • • Шина разрешения записи Шина ввода данных в параллельном коде Рисунок 47 − Функциональная схема последовательного регистра На рисунке 48 приведено условное обозначение последовательного регистра (регистра сдвига). R RG D C Рисунок 48 – Последовательный 5-разрядный регистр Рассмотрим работу последовательного регистра, построенного на базе трёх D-триггеров (см. рисунок 47). Пусть требуется записать в регистр трёхразрядное слово S = 101, имеющее разряды S1=1, S2=0, S3=1. При приходе первого тактового импульса (вход C) и при наличии на информационном входе (вход D) первого триггера единичного сигнала, триггер T1 перейдёт в единичное состояние, т.е. на его прямом выходе (Q1) появится «логическая 1». При этом остальные триггеры останутся в нулевом состоянии, т.е. Q2= Q3= 0. При приходе следующего тактового импульса триггеры примут состояния в соответствии с состояниями своих информационных входов, т.е. триггер T1 изменит своё состояние на «логический 0», так как на его информационный вход подан второй разряд двоичного слова (S2=0), а триггер T2 перейдёт в единичное состояние, так как на его информационный вход D была подана «логическая 1» с прямого выхода Q1. Таким образом, произойдет сдвиг информации из первого разряда регистра во второй. При приходе третьего тактового импульса единичный сигнал будет на информационных входах первого (T1) и третьего (T3) триггеров, а на информационном входе триггера T2 будет нулевой сигнал. Следовательно, триггеры T1 и T3 примут единичное состояние, а триггер T2 – нулевое, при этом все слово будет записано в регистр. Примеры временных диаграмм для последовательного регистра, представленного тремя D-триггерами, показаны на рисунке 49. Рисунок 49 – Примеры временных диаграмм 3-разрядного последовательного регистра Чтение информации из последовательного регистра может быть выполнено либо в последовательном коде, продвигая биты информации через все разряды регистра к выводу, либо в параллельном коде одновременно. Таким образом, последовательный регистр может использоваться не только для хранения информации, но и для преобразования параллельного кода в последовательный и наоборот. Счётчики импульсов Счётчик импульсов – устройство, реализующее подсчёт числа импульсов, поступающих на его вход, и фиксирующее это число в каком-либо коде. Поскольку счётчики обычно строят на основе триггеров, результат счёта формируется в виде двоичного кода. Функциональная схема простейшего 3-разрядного двоичного счётчика импульсов представлена на рисунке 50. С1 TT1 Вход С2 TT2 • R Сброс • Q3 Q2 Q1 С3 TT3 • R • R • Рисунок 50 – Функциональная схема 3-разрядного двоичного счётчика Счётчик состоит из трёх последовательно соединённых T-триггеров, имеющих вход R (Reset) для сброса (установки) в состояние «логический 0». На рисунке 51 показано условное графическое обозначение счётчика на логических схемах: буквенно-цифровое обозначение CT2 означает двоичный счётчик; 20, 21, 22 – обозначение двоичных разрядов, соответствующие выходам Q1, Q2 и Q3, представленным на функциональной схеме (см. выше рисунок 50); C – счётный вход; R – установка нуля. C СТ2 R 22 Q3 21 Q2 20 Q1 Рисунок 51 – Условное графическое обозначение 3-разрядного двоичного счётчика Пример. Построим логическую схему двоичного счётчика импульсов, осуществляющего счёт до 4. Для этого можно использовать три триггера, соединённые по схеме 3-разрядного двоичного счётчика (см. выше рисунок 50) с организованными обратными связями, обеспечивающими счёт до 4. Каждый пятый входной импульс будет обнулять триггеры, и счёт начнется сначала (рисунок 52). С1 TT1 С2 TT2 • R Установка ″0″ 1 • Q3 Q2 Q1 R • С3 TT3 • R • & Рисунок 52 – Трёхразрядный двоичный счётчик, обеспечивающий счёт до 4 На рисунке 53 показан пример временных диаграмм для трёхразрядного двоичного счётчика. Q3 Q Q2 t Q1 t C t Рисунок 53 – Пример временных диаграмм для 3-разрядного двоичного счётчика В таблице 11 приведено состояние триггеров 3-разрядного двоичного счётчика. Если в исходном положении все триггеры будут в состоянии «логический 0», то по окончании первого входного импульса триггер T1 перейдёт в состояние «логическая 1» (Q1=1). По окончании второго входного импульса триггер T1 переходит в состояние «логический 0» (Q1=0). По окончании импульса Q1 триггер T2 переходит в состояние «логическая 1» (Q2=1) и т.д. После восьмого входного импульса все триггеры переходят в состояние «логический 0» и счёт повторяется. Для обнуления счётчика перед началом работы используют специальную шину «Установка 0», к которой подключены все R-входы триггеров. Как видно из таблицы 11, состояние триггеров, т.е. сигналы на их выходах Q, отражают число поступивших на вход C1 импульсов (число представляется в двоичной системе счисления). Общее число возможных состояний (N) счётчика определяется количеством использованных триггеров (n): N=2n. В данном случае при использовании 3-разрядного счётчика N=8. Таблица 11 Состояние триггеров (выходов) 3-разрядного двоичного счётчика Такт 1 2 3 4 С1 1 1 1 1 Q3 1 Q2 1 1 1 1 Q1 1 1 1 1 Такт 5 6 7 8 С1 1 1 1 1 Q3 1 1 1 1 1 1 1 Q2 1 1 1 1 Q1 1 1 1 1 Переключение триггеров в состояние «логическая 1» выполняется при предварительных переключениях предыдущего триггера из состояния «логическая 1» в состояние «логический 0». Это означает, что в указанном режиме формируется сигнал переноса, вызывающий смену состояния следующего триггера.