Основы микроэлектроники. Триггеры. Полупроводниковые запоминающие устройства. Микропроцессоры

Е. К. Недорезков ОСНОВЫ МИКРОЭЛЕКТРОНИКИ Конспект лекций для студентов заочного отделения, обучающихся по специальности 030100 «Информатика» (квалификация «Учитель информатики») Министерство образования и науки Российской Федерации Горно-Алтайский государственный университет Е. К. Недорезков Основы микроэлектроники Конспект лекций для студентов заочного отделения обучающихся по специальности 030100 “Информатика” квалификация «Учитель информатики» Горно-Алтайск 2009 2 Печатается по решению редакционно-издательского совета Горно-Алтайского государственного университета УДК: 621.38 ББК 32.844.1 Н 41 Недорезков Е. К. Основы микроэлектроники: Конспект лекций.- ГорноАлтайск: ГАГУ, 2009.- 96 с. Книга содержит лекции, рабочую программу и методические указания по учебному предмету “Основы микроэлектроники”. Этот предмет изучается студентами заочного отделения специальности 030100 «Информатика», получающими квалификацию «Учитель информатики» в 6 семестре, на третьем годе обучения. Учебное пособие должно помочь студенту в подготовке к выполнению лабораторных занятий и в изучении теоретического материала к зачету по предмету. В нем есть приложение со справочными материалами по всем, использованным в лабораторных работах микросхемам. Рекомендовано кафедрой физики и МПФ Горно-Алтайского государственного университета в качестве учебного пособия для студентов специальности 030100 “Информатика” Рецензенты: д. п. н., профессор Веряев А. А., Алтайская государственная педагогическая академия, кафедра информатики; к.ф.-м.н., профессор Михайлов С. П., Горно-Алтайский государственный университет, кафедра физики и МПФ; к. т. н., доцент Фотиев Н. В., Горно-Алтайский государственный университет, кафедра математики и информатики. ã Недорезков Е.К., 2009 г. ã испр. и доп., Недорезков Е.К., 2017 г. 3 Оглавление Тема 1. Физические основы полупроводниковой микроэлектроники §1. Интегральные микросхемы ........................................................... 4 §2. Физические основы микроэлектроники ....................................... 5 §3. Маркировка интегральных микросхем ....................................... 13 Тема 2. Логические элементы ............................................................... 16 §1. Сигналы. в электрических цепях................................................. 16 §2. Двоичный код. Представление двоичного числа в ЭВМ ......... 18 §3. Основные логические функции и логические элементы ......... 21 §4. Базовый элемент транзисторно-транзисторной логики .......... 25 Тема 3. Триггеры ..................................................................................... 29 §1. RS-триггер....................................................................................... 29 §2. D-триггер. ........................................................................................ 37 Тема 4. Регистры и дешифраторы........................................................ 42 §1. Основные элементарные операции и основные операционные узлы цифровой техники ................................................................ 42 §2. Регистры......................................................................................... 44 §3. Дешифраторы ................................................................................ 47 Тема 5. Полупроводниковые запоминающие устройства................. 50 §1. Полупроводниковые ОЗУ............................................................. 50 §2. Полупроводниковые ПЗУ ............................................................. 58 Тема 6. Микропроцессоры..................................................................... 66 §1. Однокристальные и секционированные микропроцессоры... 66 §2. Структурная схема микропроцессора ........................................ 68 §3. Микропроцессорные комплекты................................................. 72 Приложение 1. Условные графические обозначения цифровых устройств ................................................................................................. 74 Приложение 2. Условные обозначения входов и выходов цифровых устройств ............................................................................. 76 Приложение 3 Справочные данные по микросхемам, использованным в лабораторных работах............................................................... 79 Приложение 4. Устройство и принцип работы полупроводниковых приборов.................................................................................................. 85 Приложение 5. Общая характеристика учебной дисциплины "Основы микроэлектроники»................................................................ 92 Рекомендуемая литература................................................................... 95 4 Тема 1. Физические основы полупроводниковой микроэлектроники §1. Интегральные микросхемы Микроэлектроника – это область электроники, связанная с созданием и применением в радиоэлектронной аппаратуре интегральных микросхем. Сформировалась как отдельная наука в начале 60-х годов ХХ века. Основные направления развития микроэлектроники: · уменьшение размеров интегральных элементов достигнутого на сегодня уровня ~ 0,2…0,1 мкм) (от 7 · повышение степени интеграции (от ~ 10 элементов/кристалл) 2 · увеличение размеров кристалла (от ~ 80…100 мм ) Первые успешные опыты по созданию интегральных микросхем относятся к 1953 году. Промышленное производство интегральных микросхем начала в США в 1959 году американская фирма «Фэрчайлд» (Fairchild). Интегральные микросхемы (сокращенно ИМС или ИС) – это электронные изделия, состоящие из активных элементов (транзисторов, диодов), пассивных элементов (резисторов, конденсаторов) и соединительных проводников, все элементы которых изготавливаются в едином технологическом процессе в объеме или на поверхности основания. В качестве основания выступает или монокристалл полупроводника или диэлектрическая подложка. Все элементы ИМС электрически соединены между собой, заключены в общий корпус и представляют неразделимое целое. Наряду с названием «интегральная микросхема» в специальной литературе широко используется термин «чип» (от английского chip – обломок, осколок, кусочек). Российские ГОСТы рекомендуют использовать вместо него понятие «кристалл». Кристалл (или чип) – это фрагмент монокристалла (или диэлектрической подложки) с выполненной на нем электронной схемой. 5 Таким образом, кристалл (чип) – это ИМС без корпуса и выводов. В зарубежной литературе чипом часто называют также кристалл с выводами и корпусом, то есть используют этот термин вместо ИМС. По назначению интегральные микросхемы делят на две группы: 1. Аналоговые ИМС – предназначены для преобразования сигналов непрерывной формы. В эту группу входят: усилители, детекторы, модуляторы, преобразователи, генераторы и др. 2. Цифровые ИМС – предназначены для обработки импульсных цифровых сигналов. Сюда относятся: логические элементы, триггеры, регистры, счетчики, сумматоры, шифраторы, дешифраторы, полупроводниковые запоминающие устройства, арифметическо-логические устройства и др. По технологии изготовления интегральные микросхемы делят на пленочные, полупроводниковые и гибридные. Среди пленочных интегральных схем различают толстопленочные и тонкопленочные микросхемы. Применение интегральных схем в конструкциях приборов и систем автоматики позволяет повысить их надежность, уменьшить стоимость и заметно снизить их габариты и массу. §2. Физические основы микроэлектроники При изготовлении толстопленочных микросхем используют метод шелкографии, который состоит в том, что на диэлектрическую подложку (в качестве которой чаще всего выступает пластина из керамики) через специальные сетчатые трафареты (их называют маски) последовательно послойно наносят пасты различного состава. Проводящие пасты при этом образуют: соединения между элементами, обкладки конденсаторов, площадки, к которым подпаиваются выводы микросхемы. Резистивные пасты – проводящие слои резисторов. Диэлектрические пасты – пространство между обкладками конденсаторов. Толщина нанесенного слоя определяется толщиной используемой маски и составляет обычно от 10 до 20 мкм. От толщины слоя (и размеров элемента) в свою очередь зависят параметры интегрального элемента (емкость конденсатора или сопротивление резистора). После нанесения паста вжигается в керамическую подложку при температуре 600 – 800˚С. В качестве примера на рис. 1 и 2 показано, как выглядят выполненные в пленочной технологии делитель напряжения и конденсатор. в Тонкопленочные интегральные схемы изготавливают «напылением» вакууме на диэлектрическую подложку пленок из различных 6 материалов. Толщина напыленного слоя при этом не превышает 1мкм. Для получения проводящих слоев напыляют металлические пленки (обычно используют алюминий, серебро, медь, никель или золото), резистивные слои образуются при напылении металлических сплавов с высоким удельным сопротивлением (сплавы тантала, титана, никеля, хрома). Материалами для создания диэлектрических слоев служат двуокись кремния Si O2 или стекла различного состава. Резистивный слой Проводник R1 R2 Рис. 1. Выполненный по пленочной технологии делитель напряжения и его принципиальная электрическая схема С1 Металл Диэлектрик Обкладка Металл Обкладка В разрезе Вид сверху Рис. 2. Пленочный конденсатор и его условное обозначение 7 Сам метод вакуумного напыления заключается в следующем: диэлектрическую подложку с нанесенным на ее поверхность трафаретом и резервуар с напыляемым веществом помещают в камеру, из которой откачивается воздух (давление понижают до 10-3 Па). В резервуаре создается высокая температура (примерно 1000˚К), вещество начинает испаряться, затем оно осаждается равномерным слоем на незакрытых трафаретом участках диэлектрической подложки. К сожалению, до настоящего времени не удалось разработать пленочные технологии, которые позволили бы изготавливать полупроводниковые приборы с удовлетворительными характеристиками. Поэтому пленочные интегральные микросхемы содержат только пассивные элементы. Преимущество тонкопленочных микросхем состоит в том, что параметры элементов у них могут быть выдержаны более точно, чем у толстопленочных, а плотность размещения элементов гораздо выше. В свою очередь, толстые пленки позволяют изготовить более дешевые микросхемы с большой механической прочностью, большей (чем у тонких пленок) рассеиваемой мощностью, большими уровнями рабочих токов (до 1 А) и напряжений (до 60 В). Все элементы полупроводниковых интегральных микросхем создаются в приповерхностном слое монокристалла полупроводника. В настоящее время для изготовления полупроводниковых ИМС используют только кремний (на начальном этапе развития микроэлектроники использовался также германий). У кремния меньше зависимость электрических характеристик от температуры. На нем легко создать защитный непроводящий слой в виде двуокиси кремния (двуокись германия растворяется в воде). При создании на поверхности кристалла областей с нужной проводимостью применяют методы: вакуумного напыления, ионной имплантации (т. е. обстрел поверхности полупроводника пучками ионов с нужными свойствами) и фотолитографии через трафарет (т. е. избирательное окисление или вытравливание отдельных участков кристалла). В качестве примера рассмотрим основные этапы технологического процесса формирования на поверхности полупроводниковой пластины полевого транзистора. 1 этап. Подготовительный. Сначала из расплава выращивают монокристалл кремния. Добавляя в расплав определенные примеси, можно получить полупроводник с большим количеством свободных электронов,– электронный полупроводник (полупроводник nтипа),– или полупроводник с большим количеством свободных 8 положительных зарядов, дырок,– дырочный полупроводник (полупроводник p-типа). Затем готовый кристалл разрезают на тонкие пластины, которые тщательно полируют. Возьмем за основу пластину полупроводника n-типа. Si O2 n n 1. Исходная пластина полупроводника 2. Термическое окисление маска фоторезист n 3. Нанесение фоторезиста n 5. Проявление n 4. Экспозиция УФ-лучами n 6. Травление 1 Рис.3. Основные этапы формирования полевого транзистора 9 p p n n 8. Ионная имплантация 7. Травление 2 исток p p p n 9. Вакуумное напыление слоя металла сток затвор p n 10–14. Фотолитография по металлу имплантация Рис.3 (окончание). Основные этапы формирования полевого транзистора 2 этап. Термическое окисление. Пластину нагревают до высокой температуры в кислородной атмосфере. На ее поверхности образуется изоляционный слой двуокиси кремния Si O2. 3 этап. Нанесение фоторезиста. Пластину помещают в центрифугу и ее поверхность равномерно покрывают тонким слоем фоточувствительного полимера, фоторезиста. 4 этап. Экспозиция. Через непрозрачную маску (трафарет) поверхность пластины облучается ультрафиолетовыми лучами. На засвеченных участках фоторезист полимеризуется. 5 этап. Проявление. Засвеченную пластину промывают, при этом незаполимеризовавшийся фоторезист удаляется. 6 этап. Травление 1. Пластину помещают в специально подобранный кислотный раствор. На участках, не защищенных фоторезистом, в слое двуокиси кремния создаются окна. 10 7 этап. Травление 2. Пластину помещают в раствор, избирательно воздействующий только на заполимеризованный фоторезист, но не действующий на пленку двуокиси кремния. Остатки ненужного более фоторезиста удаляются. Последовательность технологических операций с 3 по 7 в совокупности называют фотолитографией по оксидной пленке. Этот метод используют для нанесения на поверхность полупроводниковой пластины маски, состоящей из двуокиси кремния. 8 этап. Ионная имплантация. Поверхность пластины обстреливается пучком ускоренных ионов акцепторной примеси, например, ионов бора. На участках, не защищенных оксидной маской, ионы примеси проникают вглубь полупроводника, и часть атомов кремния в узлах кристаллической решетки замещается на атомы примеси. В монокристалле полупроводника с проводимостью n-типа образуются области с проводимостью p-типа. 9 этап. Вакуумное напыление. На поверхность пластины напыляется тонкий слой металла: алюминия или золота. 10-14 этапы. Фотолитография по металлической пленке. В тех местах, где металлическая пленка не нужна, она удаляется. При этом используются уже рассмотренные нами технологические приемы с последовательным нанесением и удалением фоторезиста (см. этапы 3-7). Структура, образованная при выполнении описанных выше технологических операций на поверхности пластины, называется полевым транзистором с изолированным затвором. Как он работает можно прочитать в приложении 4, п.3. На одной отполированной пластине кремния одновременно формируют до нескольких тысяч одинаковых схем, такой метод изготовления микросхем называют планарно-групповым. Групповое изготовление обеспечивает высокую стандартизацию и экономичность производства. Затем на пластине алмазным резцом делают насечки по границам схем и разламывают ее на кусочки. Полученные заготовки испытывают на отсутствие брака, снабжают выводами, герметизируют, помещают в корпуса и маркируют. Полупроводниковые ИМС используются сегодня более широко, чем пленочные и гибридные микросхемы. Для них характерно: 1. Отсутствие в электрических схемах индуктивностей, так как изготовить катушку с большой индуктивностью в полупроводниковой технологии невозможно. 11 2. Применение малых емкостей, не более нескольких пикофарад, так как большие емкости занимают большую площадь. 3. Малые сопротивления резисторов, не более нескольких килоом, по той же причине. 4. Невысокая точность параметров резисторов и транзисторов, разброс может достигать 30%. 5. Большое тепловыделение, из-за высокой плотности размещения элементов. 1 Развитие эпитаксильно-планарной технологии позволило последние годы приступить к изготовлению многослойных ИМС. в В гибридных микросхемах используются обе технологии, что позволяет совмещать преимущества как полупроводниковой, так и пленочной технологий. Кроме того, в них широко используют навесные элементы: отдельные диоды, транзисторы, катушки индуктивности, бескорпусные полупроводниковые ИМС. Сложность ИМС характеризуется числом содержащихся в ней элементов. Современные технологии позволяют изготовить на 1 см2 полупроводниковой пластины до 100 миллионов отдельных элементов, поэтому на одной ИМС может находиться до N = 109 элементов. В качестве количественного показателя сложности ИМС обычно используют степень интеграции. Степенью интеграции называют округленный до ближайшего целого десятичный логарифм от числа элементов, содержащихся на интегральной микросхеме K = lg N. 1 Эпитаксией называют наращивание на поверхности монокристалла кремния полупроводниковой пленки с заданным типом проводимости, продолжающей структуру монокристалла. Толщина пленки составляет от 1,5 до нескольких десятков микрометров. Чтобы осадить атомарный кремний на монокристаллическую подложку часто используют реакцию водородного восстановления тетрахлорида кремния Si Cl4 + 2H2 → Si + 4HCl (идет при температуре 1200-1500˚К), или реакцию пиролиза (термического разложения) соединений кремния Si Н4 → Si + 2H2 (идет при температуре 1300˚К). Добавляя в атмосферу кварцевого реактора вместе с парами Si Cl4 и молекулярным Н2 газообразные соединения фосфора (PH3), мышьяка (AsH3) или бора (B2H6), можно легировать эпитаксильный слой нужным видом примесей. 12 По количеству содержащихся на них элементов интегральные микросхемы делят на несколько групп: 1. Малые ИС содержат на одном кристалле N < 100 элементов, степень интеграции для них составляет К = 1 или 2. Изготовление МИС началось в 1959 году. Они реализуют простые логические преобразования, в эту группу входят различные виды логических элементов и триггеров. МИС обладают универсальностью – даже с помощью одного типа логических элементов (например, И-НЕ) можно построить любое цифровое устройство. 2 3 2. Средние ИС содержат на одном кристалле 10 ≤ N < 10 элементов, степень интеграции К = 3. Выпуск СИС начался в 1966 году. В виде СИС выпускаются малоразрядные регистры, счетчики, дешифраторы, сумматоры и т. п. Универсальность СИС меньше, чем у МИС, поэтому номенклатура должна быть шире и разнообразней. В развитых сериях стандартных ИМС насчитываются сотни типов СИС. Примерно в середине 1990-х годов разработка новых вариантов МИС и СИС фактически прекратилась, но эти микросхемы по-прежнему производятся и широко используются в качестве буферных, согласующих и других элементов. 3. Большие ИС содержат 102 ≤ N < 103 элементов, степень интеграции К = 3. Созданы в 1969 году. В виде БИС изготавливают микропроцессоры и части микропроцессоров, микроконтроллеры с программируемой структурой, микросхемы полупроводниковой памяти. Широкому внедрению БИС способствовало создание в 1971 году первого микропроцессора. 4. Сверхбольшие ИС содержат 104 ≤ N < 106 элементов, степень интеграции К = 5 или 6. Разработаны и выпускаются с 1975 года. Основная работа по выполнению логических преобразований информации в современных цифровых устройствах выполняется именно большими и сверхбольшими интегральными схемами, которые практически вытеснили из этой области устройства на МИС и СИС. Развитие полупроводниковых технологий привело в конце 90-х годов ХХ века созданию микросхем с еще большей степенью интеграции. 5. Ультрабольшие ИС содержат 106 ≤ N < 109 элементов, степень интеграции К = 7, 8 или 9. 6. Гигабольшие ИС содержат интеграции К от 10 и выше. N > 109 элементов, степень 13 §3. Маркировка интегральных микросхем Интегральные микросхемы сегодня выпускаются сериями. Входящие в серию ИМС имеют единую конструктивно-технологическую базу и предназначены для совместного использования в сложных приборах, но отличаются по выполняемым ими функциям. Они согласованы по напряжению питания, входным и выходным сопротивлениям, уровню логических сигналов, напряжению помехи, быстродействию и др. электрическим и эксплуатационным параметрам. Условное обозначение интегральной микросхемы, согласно российским ГОСТам (ГОСТ 17021-88), состоит из шести элементов (см., например, обозначение на рис. 4 и 5). Первый элемент (буква К) – показывает, что микросхема предназначена для широкого применения. У микросхем специального назначения и экспериментальных разработок этот элемент отсутствует. Второй элемент (вторая дополнительная буква) – указывает на материал и особенности исполнения корпуса: А – пластмассовый корпус, все выводы расположены в одной плоскости (планарно); Е – металлополимерный корпус с двурядным параллельным расположением выводов (типа ДИП); И – стеклокерамический планарный корпус; М – металлокерамический корпус типа ДИП; Р – пластмассовый корпус типа ДИП; С – стеклокерамический корпус типа ДИП; Ф – микрокорпус; Н – керамический «безвыводной» корпус; Б – бескорпусная микросхема. Третий элемент (одна цифра) – указывает группу микросхемы по конструктивно-технологическому признаку: 1, 5 6, 7 – полупроводниковые ИМС; 2, 4, 8 – гибридные ИМС; 3 – пленочные, вакуумные и керамические ИМС. Четвертый элемент (две или три цифры) – определяет порядковый номер разработки серии (изменяется от 00 до 99, или от 000, до 999). В совокупности третий и четвертый элемент образуют номер серии микросхем. Пятый элемент (две буквы) – обозначает функциональное назначение микросхемы. Причем первая буква определяет подгруппу (генераторы, логические элементы, триггеры, усилители) вторая буква вид устройства (усилители высокой частоты, низкой частоты, широкополосные, импульсные, дифференциальные). Классификация микросхем по функциональному назначению приведена в таблице 1. Шестой элемент – порядковый номер разработки в серии среди микросхем данного вида. Состоит из одной или нескольких цифр. 14 Используемые в лабораторных интегральные микросхемы 155 серии пластмассовом корпусе с 14, 16 или выводами имеет размеры 7,5х19,5 мм, 14 выводам (рис. 5). работах по микроэлектронике изготавливают в прямоугольном 24 выводами. Микросхема с 14 питание обычно подводится к 7 и КР 155 ЛА 3 Номер разработки в серии Функциональное назначение (логический элемент И-НЕ) Порядковый номер серии Группа по конструктиво-технологическому исполнению (полупроводниковая) Тип корпуса (пластмассовый) Характер применения (широкий) Рис. 4. Условное обозначение микросхемы широкого применения (+Епит.) 14 13 12 11 10 9 8 К 155 ЛА 3 Ключ Вид сбоку 1 2 3 4 5 6 7 (общ.) Вид сверху Рис. 5. Внешний вид микросхемы 155 серии с нумерацией выводов. 15 Табл. 1. Буквенные обозначения функционального назначения микросхем Буквенное обозначение Наименование устройства ЛА ЛЕ ЛН ЛП Логические элементы: И-НЕ ИЛИ-НЕ НЕ прочие ТВ ТР ТМ ТТ ТК ТП Триггеры: Универсальный JK-триггер RS-триггер, с раздельным запуском D-триггер, задержки Т-триггер, счетный комбинированные (RST, DRS, JKRS) прочие ИА ИВ ИД ИЕ ИЛ ИМ ИР ИП Схемы цифровых устройств: арифметическо-логическое устройство шифратор дешифратор счетчик полусумматор сумматор регистр прочие РЕ РУ РФ РТ РР РП Запоминающие устройства: масочные ПЗУ ОЗУ ПЗУ с ультрафиолетовым стиранием однократно программируемые ПЗУ репрограммируемые ПЗУ с электрическим стиранием прочие ГГ ГС ГП Генераторы: прямоугольных импульсов синусоидальных сигналов прочие УН УВ УД Усилители: низкой частоты высокой частоты операционный 16 Тема 2. Логические элементы §1. Сигналы. в электрических цепях Работа сложных электронных устройств невозможна без обмена сообщениями (информацией) между отдельными частями таких устройств. Материальный носитель таких сообщений (информации) называют сигналом. Примеры сигналов: бумага с текстом, рисунком или графиком; магнитный диск с участками различной намагниченности; колебания электрического напряжения в линиях связи; модулированные электромагнитные волны, распространяющиеся в пространстве и т. д. Одно и то же сообщение может быть передано посредством сигналов, имеющих различную физическую природу. В современных радиотехнических и цифровых устройствах для передачи сообщений чаще всего используют электрические сигналы. Электрическим сигналом будем называть изменение тока или напряжения в цепях, соединяющих радиотехнические или цифровые устройства. Преимущества электрического сигнала: 1. Устройства, работающие на электрических сигналах, более быстродействующие по сравнению с устройствами, использующими сигналы другой физической природы. 2. Электрический сигнал универсален: сигнал любой физической природы (температуру, освещенность, давление, перемещение и т. д.), применяя датчики различной конструкции, можно преобразовать в электрический сигнал, а также управляющее воздействие электрической природы, применяя исполнительные механизмы (нагревательные элементы, светоизлучающие приборы, электромоторы и т. д.), всегда можно преобразовать в воздействие другой физической природы (тепло, свет, звук, вращение и т. д.). По форме (внешнему виду) различают сигналы аналоговые и цифровые. 17 Аналоговыми называют сигналы, которые непрерывную функцию времени. представляют собой Цифровые сигналы – это сигналы, представляющие собой последовательность импульсов с дискретным набором амплитуд. Цифровые сигналы часто также называют кодированными сигналами. Наглядное представление об аналоговых и цифровых сигналах дает рис. 6. U U 2 1 t аналоговый сигнал t цифровой сигнал Рис. 6. Внешний вид цифрового и аналогового сигналов Так как набор возможных значений амплитуд цифрового сигнала ограничен, то каждому такому значению можно приписать цифровой код и записать кодированное сообщение в виде последовательности цифр. Прикладная универсальность цифрового сигнала Можно показать, что любое сообщение, даже представленное в форме аналогового сигнала, без потери полезной информации может быть закодировано в виде последовательности цифр. То есть цифровой сигнал универсален. 18 §2. Двоичный код. Представление двоичного числа в ЭВМ В компьютерах и других цифровых устройствах при обработке информации чаще всего используют код с основанием 2, так как двоичный код имеет несколько преимуществ в сравнении с другими. Основные преимущества двоичного кода: 1. В двоичном информацию. виде можно закодировать и передать любую 2. Действия с двоичными числами наиболее просто реализуются современными электронными схемами. 3. Чем меньше уровней напряжения у цифрового сигнала, тем выше его помехоустойчивость. У двоичного кода таких уровней всего два: высокий и низкий,– поэтому допустимое напряжение помехи у него максимальное (при той же мощности сигнала). При двоичном кодировании любая информация представляется в виде последовательности всего двух знаков: логического нуля 0 и логической единицы 1. В цифровых устройствах двоичный сигнал чаще всего изображается в виде двух уровней напряжения. Такое представление одного разряда двоичного числа называют потенциальным. Причем, если устройство работает так, что высокому уровню напряжения соответствует логическая единица, а низкому – логический нуль, то говорят, что оно осуществляет положительную логику. Если же логическая единица изображается низким уровнем напряжения, а логический нуль – высоким, то говорят, что устройство осуществляет отрицательную логику. Чтобы можно было различить два разряда числа, поступающие последовательно на один вход, все части сложного цифрового устройства должны работать согласованно. Двоичный сигнал должен изменяться во всех электрических цепях такого устройства одновременно, лишь в дискретные моменты времени. Интервал между двумя последовательными моментами дискретного времени называют тактом. В каждом компьютере и в других сложных цифровых устройствах имеется специальный блок, вырабатывающий тактовые синхронизирующие импульсы, отмечающие моменты дискретного времени. Этот блок называют генератором тактовых импульсов (ГТИ) или таймером. Тактовые импульсы подводятся ко всем частям сложного цифрового устройства и синхронизируют их работу. 19 Многоразрядное двоичное число в ЭВМ может быть представлено либо в последовательном, либо в параллельном коде. При последовательном способе кодирования многоразрядных чисел каждый временной такт используется для отображения одного разряда числа. Все разряды передаются по одной линии связи и фиксируются одним и тем же элементом. Номер разряда числа определяется номером такта, отсчитываемым от некоторого начального момента времени. Таким образом, последовательный код числа представляется в виде временной последовательности двоичных сигналов, он развертывается во времени (рис. 7). Время передачи n-разрядного двоичного числа при последовательном кодировании в n раз больше, чем время передачи одного разряда. U разряды числа 1 1 Схема передачи информации Число 1 Источник Приемник t C Тактовые импульсы такты 1 2 3 ГТИ 4 tчисла = n · tразряда t1 t t2 t3 t4 t5 t Рис. 7. Временные диаграммы передачи многоразрядного двоичного числа в последовательном коде; передается число (1011)2. При параллельном способе кодирования все разряды двоичных чисел передаются в одном временном такте. Каждый разряд фиксируется отдельным элементом и проходит по отдельному каналу связи, предназначенному для передачи только одного этого разряда числа. Код числа развертывается не во времени, как при последовательном кодировании, а в пространстве, так как значения различных разрядов числа передаются по нескольким электрическим цепям одновременно (рис. 8). 20 Время передачи n-разрядного двоичного числа при параллельном кодировании совпадает со временем передачи одного разряда. U1 Схема передачи информации 1 U2 t U3 t 1 U4 t 1 Число 1 Источник 1 Приемник 1 ч и с л а Тактовые импульсы ГТИ такты 1 2 C р а з р я д ы t tчисла = tразряда t1 t t2 t Рис. 8. Временные диаграммы передачи многразрядного двоичного числа в параллельном коде; передается число (1011)2. В зависимости от применяемого в них способа кодирования чисел цифровые устройства называют устройствами параллельного или последовательного действия. Параллельные устройства более быстродействующие, но и состоят из большего количества элементов, поэтому они более дорогие и менее надежные. Последовательные устройства более простые, более надежные, но менее быстродействующие. 21 §3. Основные логические функции и логические элементы Логическими элементами называют электронные схемы, которые преобразуют поступающие на их входы сигналы в выходные сигналы по законам алгебры логики. Из логических элементов, соединяя их определенным образом, можно изготовить любое более сложное цифровое устройство: как устройства для хранения, так и устройства для обработки информации, вплоть до процессора. Всего имеется 16 одно- и двухместных логических операций. В цифровой технике чаще всего используют следующие семь из них: 1. Логическая операция НЕ или инверсия. 2. Логическая операция И, логическое умножение или конъюнкция. 3. Логическая операция ИЛИ, логическое сложение или дизъюнкция. 4. Логическая операция И-НЕ или штрих Шеффера. 5. Логическая операция ИЛИ-НЕ или стрелка Пирса. 6. Логическая операция НЕРАВНОЗНАЧНОСТЬ, неэквивалентность или сложение по модулю 2. 7. Логическая операция РАВНОЗНАЧНОСТЬ, эквивалентность или эквиваленция. Таблицы истинности для этих операций и обозначение выполняющих эти операции элементов даны в табл. 2. для Операции И, ИЛИ и НЕ называют основными, они составляют вместе функционально полную систему логических операций, то есть такой набор операций, через которые может быть выражена любая другая логическая операция. Логические операции И-НЕ и ИЛИ-НЕ, каждая сама по себе, образуют функционально полные системы. Это значит, что, используя, например, только логические элементы И-НЕ, можно изготовить устройство, выполняющее любую другую логическую функцию. Это можно доказать, используя законы алгебры логики. 22 Таблица 2. Логические операции и логические элементы Логическая операция Таблица истинности Обозначение логической операции Выражение через основные операции Х1 1 1 Х2 1 1 НЕ Y1 1 1 Y1 = X1 основная И Y2 1 Y 2 = X1 & X 2 основная ИЛИ Y3 1 1 1 Y3 = X1 Ú X2 основная И-НЕ Y4 1 1 1 Y4 = X1 X2 X1 & X2 ИЛИ-НЕ Y5 1 Y 5= X1 ¯ X 2 X1 Ú X2 НЕРАВНОЗНАЧНОСТЬ Y6 1 1 Y6= X1 Å X2 X1 & X2 Ú X1 & X2 РАВНОЗНАЧНОСТЬ Y7 1 1 Y7= X1 ~ X2 X1 Ú X2 & X1 Ú X2 Обозначение логического элемента 1 & 1 & 1 =1 =1 23 Основные законы алгебры логики: · Переместительный: X1 & X2 = X2 & X1; X1 Ú X2 = X2 Ú X1. · Сочетательный: X1 & ( X2 & X3) = ( X1 & X2) & X3; X1 Ú ( X2 Ú X3) = ( X1 Ú X2) Ú X3. · Распределительный: X1 & ( X2 Ú X3) = ( X1 & X2) Ú ( X1 & X3); X1 Ú ( X2 & X3) = ( X1 Ú X2) & (X1 Ú X3). · Правило повторения: X & X = X; X Ú X = X. · Правило отрицания: X & X = 0; · Правило двойного отрицания: X Ú X = 1. ( X ) = X. · Правило склеивания: X1 & ( X1 Ú X2) = X1; X1 Ú ( X1 & X2) = X1; · Теорема Моргана X1 & X2 = X1 Ú X2; X1 Ú X2 = X1 & X2. · Операции с нулем и единицей: X & 1 = X; X & 0 = 0; X Ú 0 = X; X Ú 1 = 1. 24 X Y & X1 & а) Операция НЕ X1 X2 & X2 & & Y & Y в) Операция ИЛИ б) Операция И Рис. 9. Доказательство функциональной полноты операции И-НЕ X Y 1 X1 1 а) Операция НЕ X1 X2 1 X2 1 1 Y 1 Y в) Операция И б) Операция ИЛИ Рис. 10. Доказательство функциональной полноты операции ИЛИ-НЕ Основываясь на законах алгебры логики, покажем, что любой элемент, выполняющий одну из основных функций, а, следовательно, и элемент, выполняющий любую другую логическую функцию, можно заменить устройством, собранным только из двухвходовых логических элементов И-НЕ: · Операция НЕ: Применяя при равенстве аргументов Х1=Х2=Х правило повторения, получим Y = X & X = X (рис. 9,а). · Операция Y= И: (X1 & X2)= Используя правило X1 & X2 (рис. 9,б). двойного отрицания, имеем 25 · Операция ИЛИ: Используя теорему Моргана и правило двойного ( ) отрицания, имеем Y = X1 & X2 = X1 Ú X2 = X1 Ú X2 (рис. 9,в). Точно также можно доказать и функциональную полноту операции ИЛИ-НЕ: · Операция НЕ: Применяя при равенстве аргументов Х1=Х2=Х правило повторения, получим Y = X Ú X = X (рис. 10,а). · Операция ИЛИ: Используя правило двойного отрицания, имеем Y= (X1 Ú X2) = X1 Ú X2 (рис. 10,б). · Операция И: Используя теорему Моргана и правило двойного ( ) отрицания, имеем Y = X1 Ú X2 = X1 & X2 = X1 & X2 (рис. 10,в). §4. Базовый элемент транзисторно-транзисторной логики Цифровые интегральные схемы выпускают сериями. ИМС одной серии согласованы друг с другом и предназначены для совместного использования. В каждой серии есть базовый логический элемент, то есть такой элемент, используя который можно воссоздать любое цифровое устройство, входящее в серию. В качестве такого базового элемента обычно выступает либо логический элемент И-НЕ либо логический элемент ИЛИ-НЕ. Самыми распространенными на сегодняшний день являются серии логических элементов, выполненные на полевых транзисторах (КМДПлогика) и на биполярных транзисторах (транзисторно-транзисторная логика или ТТЛ). Рассмотрим устройство и принцип работы базового элемента ТТЛ (рис. 11). Базовый элемент ТТЛ состоит из двух биполярных транзисторов npn-типа, причем один из них VT2 – обычный, а второй VT1 – многоэмиттерный, а также из двух резисторов Rб и Rк, ограничивающих токи через транзисторы и обеспечивающих нужные режимы их работы. Транзисторы в схеме работают в ключевом режиме, то есть могут быть только или полностью открыты, или полностью закрыты. О ключевых режимах работы биполярного транзистора подробнее см. прилож. 4, п. 3. Базовый элемент транзисторно-транзисторной логики реализует логическую операцию И-НЕ, причем высокому уровню напряжения 26 соответствует логическая единица, а логический нуль изображается низким уровнем напряжения. Епит. Уровень «1» – + Таблица истинности Rб Y VT1 X1 VT2 X2 И-НЕ Rк X1 X2 Y 1 1 1 1 1 1 1 Уровень «0» Рис. 11. Базовый элемент транзисторно-транзисторной логики Изучим работу базового логического элемента. Для этого исследуем поведение схемы в двух крайних состояниях и выясним, при каких условиях выходной транзистор VT2 открыт, и при каких закрыт. a) Пусть на оба эмиттера многоэмиттерного транзистора VT1 подано высокое напряжение, соответствующее уровню логической единицы (рис. 12,а). Сигналы на обоих входах Х1=Х2=1. При этом оба эмиттера закрываются, ток через эмиттерный переход многоэмиттрерного транзистора не течет. Потенциал его базы (потенциал точки Б на схеме) относительно общего провода высок. Через открытый коллекторный переход это высокое напряжение поступает на базу выходного транзистора VT2 и открывает его, переводя в режим насыщения. Сопротивление полностью открытого транзистора VT2 практически равно нулю Rтр.≈0, следовательно, падение напряжения на нем Uвых.=I· Rтр., очень мало Uвых.≈ 0, что соответствует выходному логическиму сигналу Y=0. 27 Рассмотренная комбинация входных и выходного сигналов полностью совпадает с первой строкой таблицы истинности для логической функции И-НЕ (см. рис. 11). b) Пусть хотя бы на один из входов логического элемента подано низкое напряжение, соответствующее логическому нулю, например, Х2=0. Соответствующий эмиттерный переход многоэмиттерного транзистора VT1 открывается. Сопротивление открытого эмиттерного перехода очень мало, и падение напряжения на нем практически равно нулю. Следовательно, потенциал базы VT1 (точка Б на схеме) совпадает с потенциалом общего провода. Это низкое напряжение через коллектор многоэмиттерного транзистора передается на базу выходного транзистора VT2 и закрывает его. Сопротивление закрытого транзистора VT2 велико. Ток через него не течет. Потенциал выходного провода Y практически совпадает потенциалом положительного полюса батареи питания Uвых.≈ Епит., что соответствует выходному логическому сигналу Y=1. Это соответствует второй строке в таблице истинности для логической функции И-НЕ. Епит. Уровень «1» Rб VT1 Rк VT1 X1 + Rб Y Б (база) Епит. Уровень «1» + Uвых ≈ 0 X1 а) Входы Выход Уровень «0» X1 = Х2 = 1. Y = 0. Uвых ≈ Епит VT2 X2 Уровень «0» Y Б (база) VT2 X2 Rк б) Входы X1 = 1, Х2 = 0. Выход Y = 1. Рис. 12. Принцип работы базового элемента ТТЛ 28 Проводя похожие рассуждения легко убедиться, что, если хотя бы на одном из входов логического элемента будет присутствовать низкое напряжение, то выходной транзистор будет закрыт, и Y=1. То есть для рассмотренной схемы справедливы и все остальные строки таблицы истинности логического элемента И-НЕ. Таким образом, мы показали, что изученная нами схема реализует логическую функцию И-НЕ. Цифровые микросхемы ТТЛ обладают (в сравнении с КМДП-логикой) большей нагрузочной способностью, большим быстродействием, нечувствительны к статическому электричеству, более надежны. Однако они имеют большее энергопотребление и меньшую степень интеграции. Первые микросхемы ТТЛ появились в 1963 году и по-прежнему широко используются в периферийных устройствах цифровой техники. 29 Тема 3. Триггеры §1. RS-триггер. Триггером называют электронное устройство, имеющее два устойчивых состояния равновесия и способное скачком переходить из одного состояния в другое под воздействием внешнего запускающего сигнала. Триггер способен сколь угодно долго сохранять устойчивое состояние и после снятия внешнего воздействия, поэтому его используют в качестве элемента памяти, для хранения двоичной информации. Триггер – это элементарная ячейка памяти, в которой может храниться или двоичный нуль, или двоичная единица, то есть один бит информации. У триггера обычно имеется несколько входов и всегда только два выхода. Один из них называют – прямой выход, мы будем его обозначать буквой Q . Второй называют – инверсный выход, его обозначим Q . Говорят, что триггер находится в единичном состоянии (или что в триггере записана единица), если на прямом выходе триггера присутствует уровень напряжения, соответствующий логической единице Q = 1 , а на инверсном выходе – уровень напряжения соответствующий логическому нулю Q = 0 . Состояние триггера, при котором комбинация сигналов на выходе обратна единичному состоянию, то есть Q = 0 , а Q = 1 , называют нулевым состоянием триггера. При такой комбинации выходных сигналов в триггере хранится логический нуль. Все остальные комбинации сигналов на выходе триггера запрещены! Первые триггеры были изобретены в 40-х годах прошлого века, и их выполняли на электронных лампах. Триггеры можно изготовить также, используя полупроводниковые диоды, транзисторы, тиристоры или электромагнитные реле. Чаще всего в последнее время используют триггеры в интегральном исполнении (триггеры на ИМС). 30 R Q 1 R R S S Q 1 Q T Q S Рис.13 Схема и условное обозначение триггера на логических элементах ИЛИ-НЕ Таблица 4. Основные режимы работы триггера на логических элементах ИЛИ-НЕ Состояние выходов Состояние входов R S 1 1 на предыдущем такте Режим работы Qn Qn Q n +1 Q n +1 1 1 Хранение «0» 1 1 Хранение «1» 1 1 Запись «0» 1 1 1 Запись «1» 1 1 или 0 0 или 1 Запрещенный 1 1 на следующем такте Простейший триггер можно выполнить на двух логических элементах типа И-НЕ или ИЛИ-НЕ. 31 двухвходовых Схема и условное графическое обозначение RS-триггера на логических элементах ИЛИ-НЕ приведена на рис. 13. У этого триггера есть два входа R и S. Вход, при подаче на который напряжения соответствующего уровню логической единицы, происходит установка триггера в единичное состояние, обозначают S (от англ. set – установка) и называют единичным. Вход, при подаче на который напряжения логической единицы триггер переходит в нулевое состояние, обозначают R (от англ. reset – переустановка, сброс) и называют нулевым. Триггер с двумя отдельными входами для установки в нулевое и единичное состояния называют триггером с раздельным запуском или RS-триггером. Изучим работу этого устройства и составим для него таблицу состояний. Это легко сделать, зная таблицу истинности для логического элемента ИЛИ-НЕ (см. табл. 2): Функция ИЛИ-НЕ равна логической 1 в том и только том случае, когда все ее аргументы равны логическому 0. Если хотя бы на одном входе логического элемента ИЛИ-НЕ присутствует логическая 1, на выходе обязательно будет логический 0. Всего на двух входах RS-триггера возможны четыре комбинации логических сигналов, каждой из этих комбинаций соответствует определенная комбинация сигналов на выходе триггера, что отображается таблицей состояний триггера (табл. 4). Из таблицы видно, что комбинация сигналов S=R=0 не вызывает изменения состояния триггера. Действительно, если до подачи этой комбинации сигналов триггер находился в состоянии Q n = 1 , Q n = 0 , то на входах верхнего логического элемента ИЛИ-НЕ присутствуют два сигнала нулевого уровня, что на выходе дает единицу Q n +1 = 1 . На входах нижнего логического элемента при этом присутствует логическая единица, поступающая на него с выхода верхнего логического элемента Q n = 1 , поэтому на его выходе будет логический нуль Q n +1 = 0 . Если же до подачи комбинации сигналов S=R=0 триггер находился в состоянии Q n = 0 , Q n = 1 , то на одном из входов верхнего логического элемента уже присутствует логическая единица, поступающая с выхода 32 триггера Q n = 1 , поэтому на его выходе останется логический нуль Q n +1 = 0 . У нижнего логического элемента при этом на обоих входах сигналы нулевого уровня, поэтому на его выходе будет логическая единица Q n +1 = 1 . Состояние, в котором находится RSтриггер при подаче на его входы нейтральной комбинации сигналов S=R=0, называют режимом хранения информации. Комбинация сигналов S=1, R=0 переводит RS-триггер в единичное состояние. Действительно, поскольку на входе нижнего логического элемента присутствует логическая единица S=1, то на его выходе устанавливается напряжение низкого уровня Q n +1 = 0 . Это напряжение поступает вместе с нулевым сигналом R=0 на входы верхнего логического элемента, что дает на его выходе сигнал высокого уровня Q n +1 = 1 . Появление логической единицы на входе S, независимо от первоначального состояния триггера, гарантирует появление на его прямом выходе логической единицы, поэтому вход S у RS-триггера принято называть единичным. Аналогично можно показать, что комбинация входных сигналов S=0, R=1 переводит триггер в нулевое состояние. А появление логической единицы на входе R, независимо от первоначального состояния триггера, гарантирует появление на его инверсном выходе логической единицы, поэтому вход R у RS-триггера принято называть нулевым. При подаче на входы комбинации сигналов S=R=1 на обоих выходах триггера появятся логические нули Q n +1 = Q n +1 = 0 . Такая комбинация выходных сигналов триггера не соответствует ни нулевому, ни единичному состоянию триггера. Если на вход триггера, находящегося в этом состоянии, затем подать нейтральную комбинацию сигналов, то триггер с равной вероятностью может перейти как в нулевое, так и в единичное состояние. Поэтому комбинацию входных сигналов S=R=1 для данного RS-триггера называют запрещенной. В изученной схеме триггера переключение состояний выполняется единичными сигналами. Такой триггер называют триггером с прямым управлением, обозначение прямых входов см. в прилож. 2. 33 S Q & S S R Q R Q & R Q T Рис.14 Схема и условное обозначение триггера на логических элементах И-НЕ Таблица 5. Основные режимы работы триггера на логических элементах И-НЕ Состояние выходов Состояние входов R S 1 1 1 на предыдущем такте Режим работы Qn Qn Q n +1 Q n +1 1 1 Хранение «0» 1 1 Хранение «1» 1 1 Запись «0» 1 1 1 Запись «1» 1 1 или 0 0 или 1 1 1 Запрещенный 1 на следующем такте 34 На рис. 14 даны: схема и условное графическое обозначение RSтриггера на логических элементах И-НЕ. Работу этого устройства несложно исследовать, как мы это проделали с триггером на логических элементах ИЛИ-НЕ, если известна таблица истинности для логического элемента И-НЕ (см. табл. 2): Функция И-НЕ равна логическому 0 в том и только том случае, когда все ее аргументы равны логической 1. Если хотя бы на одном входе логического элемента И-НЕ присутствует логический 0, на его выходе обязательно будет логическая 1. В отличие от триггера на логических элементах ИЛИ-НЕ, переключение этого триггера в новое состояние осуществляется сигналами низкого уровня. Такой триггер называют триггером с инверсным управлением. На функциональных схемах входы такого триггера снабжают индикаторами инверсии (см. рис. 14). Запрещенной комбинацией сигналов для триггера с инверсным управлением, как видно из табл. 5, является комбинация R = S = 0 , а нейтральной – комбинация R = S = 1 . Входы триггера, на которые поступают сигналы, определяющие, в какое состояние он должен перейти, называют информационными. Входы R , S , R , S у RS-триггеров являются информационными. Если изменение состояния устройства происходит при поступлении на его вход логической единицы, то такой вход называют прямым. Если же изменение состояния происходит при поступлении на вход логического нуля (сигнала низкого уровня), то такой вход называют инверсным. Обозначения прямых и инверсных входов см. на рис. 13 и 14. Кроме информационных у триггера могут быть и управляющие входы. Сигналы, поступающие на управляющие входы триггера, либо подготавливают триггер к приему информации, устанавливая режим его работы, либо осуществляют прием информации, синхронизируя работу устройств, обменивающихся информацией. Входы, подготавливающие прием информации, обычно обозначают E (от англ. enable – разрешающий) или V (от англ. valve – клапан, вентиль) и называют стробирующими входами. Входы, инициирующие запись информации в триггер, обозначают С (от англ. clock signal – тактовый сигнал) и называют синхронизирующими или тактовыми входами. Триггеры, у которых есть синхронизирующий вход С, и у которых запись информации, пришедшей на информационные входы, происходит только после поступления разрешающего называются синхронными триггерами. сигнала на вход 35 С, Триггеры, у которых нет синхронизирующего входа, а запись информации происходит непосредственно после прихода сигнала на информационный вход, называются асинхронными триггерами. Изученные нами схемы триггеров (см. рис. 13 и 14) изображают асинхронные RS-триггеры. Асинхронный RS-триггер легко преобразовать в синхронный, подключив к его входам схему управления, состоящую из двух логических элементов И-НЕ (рис. 15). Кроме информационных входов R и S такой триггер имеет управляющий вход С, связанный через логические элементы И-НЕ со инверсными входами R , S базового RSтриггера. Базовый RS-триггер управляется сигналами на промежуточных выходах (выходах логических элементов И-НЕ) q1 и q2. Сигналы с информационных входов устройства S и R передаются на входы базового RS-триггера только при С=1. Изучим работу этого устройства и составим для него таблицу состояний. Если C=0, то на выходах обоих логических элементов И-НЕ будут единицы q1=q2=1. Такая комбинация сигналов R = S = 1 является нейтральной для базового RS-триггера с инверсными входами (см. табл. 5), и он сохраняет свое предыдущее состояние Q n +1 = Q n . Триггер будет находиться в режиме хранения до тех пор, пока на его синхронизирующий вход не поступит сигнал, разрешающий прием информации С=1. Когда на синхронизирующий вход поступает тактовый импульс (С=1), исследуемое устройство начинает работать как асинхронный триггер с прямыми входами. При комбинации входных сигналов С=1, S=R=0, на промежуточных выходах сохраняется нейтральная комбинация q1=q2=1, и триггер по-прежнему находится в режиме хранения. При поступлении на входы сигналов С=1, S=1, R=0, на промежуточных выходах появляется комбинация q1= R =0, q2= S =1, и в триггер записывается нуль. Переключение триггера в единичное состояние произойдет, если в момент поступления на вход С следующего синхронизирующего импульса (С=1), на его информационных входах будут присутствовать сигналы S=0 и R=1. 36 R Q q1 & R C C Q & S T R T S S q2 Рис.15. Схема и условное обозначение синхронного RS-триггера Таблица 6. Состояния синхронного RS-триггера Состояние выходов Состояние входов промежуточных на следующем такте С R S q1 q2 Q n +1 Q n +1 1 1 Qn Qn 1 1 1 Qn Qn Режим работы Хранение 1 1 1 Qn Qn 1 1 1 1 Qn Qn 1 1 1 Qn Qn Хранение 1 1 1 1 Запись «0» 1 1 1 1 Запись «1» 1 1 1 1 1 Запрещенный 37 Комбинация сигналов S=R=1 для рассмотренного триггера является запрещенной, так как при поступлении на синхронизирующий вход разрешающего сигнала С=1 на промежуточных выходах появляется недопустимая комбинация сигналов q1=q2=0, приводящая к переходу триггера в неопределенное состояние Q n +1 = Q n +1 = 1 . Как самостоятельный элемент изученный нами используется редко, так как у него есть два недостатка: RS-триггер · имеется запрещенная комбинация входных сигналов; · информационные сигналы для установки в нулевое единичное состояние подаются по двум различным цепям. и Однако рассмотренный нами базовый RS-триггер играет важную роль в цифровой технике, так как он лежит в основе схем всех других триггеров. Имеется большое количество триггеров с разнообразными свойствами, из которых в нашем курсе мы изучим еще несколько схем Dтриггеров. §2. D-триггер. Триггером задержки или D-триггером называют триггер с одним информационным входом, который переходит в единичное состояние при подаче на этот вход логической единицы, и в нулевое – при подаче на информационный вход логического нуля. D-триггер свободен от недостатков RS-триггера. Наиболее широко используются синхронные D-триггеры. Простейший синхронный Dтриггер можно выполнить на основе базового RS-триггера с инверсными входами, если добавить схему управления на двух логических элементах И-НЕ (рис. 16). Сигналы, предназначенные для записи в триггер, подают на вход D. На вход синхронизации С подают тактовые импульсы, определяющие момент записи информации. Изучим работу этого устройства и получим для него таблицу состояний. При отсутствии разрешающего тактового импульса (то есть при С=0) на выходах логических элементов всегда присутствует комбинация q1=q2=1, что является нейтральной комбинацией сигналов для базового RS-триггера. Триггер находится в устойчивом состоянии, изменение информации на входе D, никак не влияет на состояние триггера. 38 D Q q1 & S D T T Q C & C R q2 Рис.16. Схема и условное обозначение синхронного D-триггера Таблица 7. Состояния синхронного статического D-триггера Состояние выходов Состояние входов промежуточных на следующем такте С D q1 q2 Q n +1 Q n +1 1 1 Qn Qn Режим работы Хранение 1 1 1 Qn Qn 1 1 1 Запись «0» 1 1 1 1 1 Запись «1» Если в момент прихода синхронизирующего импульса С=1, на информационном входе сигнал низкого уровня, то есть D=0, то на выходе верхнего логического элемента И-НЕ появится q1=1. Этот выход соединен с одним из входов нижнего логического элемента И-НЕ, поэтому на обоих входах этого элемента устанавливаются сигналы высокого уровня q1=С=1, что приводит к появлению на его выходе логического нуля q2=0. Комбинация сигналов q1= S =1, q2= R =0, на входах базового RS-триггера переводит его в нулевое состояние. Если же во время действия синхронизирующего импульса С=1 на информационный вход поступает логическая единица D=1, то на выходе 39 верхнего логического элемента И-НЕ появляется логический нуль q1=0, а, следовательно, на выходе нижнего логического элемента будет единичный сигнал q2=1. Под действием комбинации промежуточных сигналов управления q1= S =0, q2= R =1, базовый RS-триггер перейдет единичное состояние. Таким образом, сигнал на прямом выходе D-триггера (выходе Q) принимает то же значение, которое сигнал имеет на информационном входе D во время действия синхронизирующего импульса. В паузах (при С=0) на промежуточных выходах действует нейтральная комбинация сигналов q1=q2=1, информация в триггере сохраняется. Если значение сигнала на входе D изменится между двумя синхроимпульсами, то новое значение на выходе Q появится только после прихода разрешающего синхроимпульса, то есть с задержкой. на один такт. Поэтому D-триггер называют триггером задержки (от англ. delay – задержка, промедление). Управляющий вход, для которого разрешением на изменение состояния триггера является подача высокого (или низкого) уровня напряжения, называют статическим входом. Сам синхронный триггер со статическим входом тоже называют статическим (или триггером с потенциальным управлением). У такого триггера состояние может несколько раз измениться за время действия одного разрешающего синхроимпульса. Эти триггеры «прозрачны» при одном уровне тактового сигнала и переходят в режим хранения («закрываются») при другом. Временные диаграммы, поясняющие работу статических триггеров, даны на рис. 17. Есть триггеры, у которых разрешением на запись информации служит не уровень напряжения, а перепад напряжения с высокого на низкое (или с низкого на высокое) на управляющем входе С. Такие синхронизирующие входы называют динамическими. А триггеры, имеющие динамические входы называют динамическими триггерами или триггерами с динамическим управлением. При поступлении разрешающего синхронизирующего импульса на динамический вход С эти триггеры изменяют состояние только один раз. Условное графическое обозначение динамического триггера отличается от изображения статического триггера тем, что динамический вход синхронизации изображают на схеме треугольником (рис. 18). Если вершина треугольника обращена в строну микросхемы, то триггер срабатывает по перепаду от низкого напряжения к высокому (по фронту синхроимпульса). Если вершина обращена от микросхемы, то триггер срабатывает по перепаду от высокого напряжения к низкому (по срезу импульса). 40 Прием информации запрещен, триггер «закрыт» U U Прием информации разрешен, триггер «прозрачен» t t Прием информации разрешен, триггер «прозрачен» Прием информации запрещен, триггер «закрыт» Обозначение прямого входа С Обозначение инверсного входа Разрешение Разрешение С С=0 С=1 Рис.17. Временные диаграммы, поясняющие работу статических синхронных триггеров, и условные обозначения их тактовых входов Прием информации разрешен Прием информации разрешен U U Фронт Срез Запись в первую ступень Запись во вторую ступень t Запись в первую ступень Запись во вторую ступень t Обозначение входа с управлением: С – по срезу С – по фронту Рис.18. Временные диаграммы, поясняющие работу динамических синхронных триггеров, и условные обозначения их тактовых входов 41 D Q D T S 1 C DD1 T С R DD2 D Q T C C Рис.19. Схема динамического двухступенчатого D-триггера и его условное обозначение Схема динамического двухступенчатого синхронного D-триггера приведена на рис. 19. Двухступенчатые динамические триггеры состоят из двух синхронных статических триггеров, причем один из них DD1 образует входную, а второй DD2 – выходную ступень. Переход в новое состояние происходит в обеих ступенях поочередно. Один из уровней тактового сигнала разрешает прием информации во входную ступень при неизменном состоянии выходной. Другой уровень тактового сигнала разрешает передачу нового состояния из входной ступени в выходную. Новая информация на выходе динамического триггера появляется только в момент перепада напряжения на входе синхронизации. Рассмотрим работу этого триггера. Пока сигнал на тактовом входе равен нулю С=0, триггер первой ступени DD1 находится в режиме хранения, и информационные сигналы на входах триггера второй ступени измениться не могут. Поэтому в паузах между синхроимпульсами информация на выходе триггера второй ступени не меняется. Появление сигнала С=1 разрешает запись новой информации (0 или 1, в зависимости от состояния входа D) в первую ступень. Триггер второй ступени DD2 при этом закрывается, так как на его разрешающий вход управляющий сигнал С=1 поступает через инвертор, обращающий единицу в нуль. Этот триггер открывается только в тот момент, когда на тактовом входе триггера первой ступени единица изменится на нуль. На выходе триггера второй ступени при этом появляется та информация, которая находилась в триггере первой ступени (а, следовательно, и на его входе) в момент переключения сигнала на тактовом входе с единицы на нуль. Таким образом, в рассмотренном динамическом триггере запись информации производится по срезу импульса. Синхронные D-триггеры – как статические, так и динамические – применяют в схемах счетчиков, регистров и других цифровых устройств для запоминания двоичной информации. 42 Тема 4. Регистры и дешифраторы §1. Основные элементарные операции и основные операционные узлы цифровой техники Процесс обработки информации в цифровых устройствах представляет собой последовательное выполнение операций над двоичными числами. Эти операции можно разбить на простейшие действия. Такие простейшие действия, выполняемые цифровыми устройствами, принято называть элементарными операциями. Всего выделяют 7 основных элементарных операций: установка, прием-передача, сдвиг, счет, преобразование, распределение и сложение. Цифровые устройства, предназначенные для выполнения основных элементарных операций, называют основными операционными узлами. Таких узлов тоже семь: регистр, счетчик, шифратор, дешифратор, мультиплексор, демультиплексор, сумматор. Познакомимся с основными элементарными выполняющими их операционными узлами. операциями и Основные элементарные операции и выполняющие их операционные узлы: 1. Установка – запись в операционный элемент кода какой-либо константы. Возможность выполнения такой операции предусмотрена в конструкции большинства регистров и счетчиков. Примерами установки могут служить: сброс показаний счетчика перед началом счета, или обнуление всех регистров памяти при запуске компьютера. 2. Прием-передача – перезапись кода двоичного числа из одного операционного элемента в другой. Выполняют эту операцию регистры и счетчики. 3. Сдвиг – изменение положения разрядов кода числа в операционном элементе относительно первоначального. Выполняют эту операцию некоторые разновидности регистров, а именно последовательный (сдвиговый) регистр, и кольцевой счетчик. 4. Счет – увеличение или уменьшение кода числа на выходе элемента при поступлении на его вход последовательности импульсов. Эту операцию могут выполнять только счетчики. 5. Преобразование – перевод числа из одной системы кодирования в другую. Основные узлы, выполняющие эту операцию – это шифраторы и дешифраторы. Некоторые простые преобразования 43 могут выполнять отдельные разновидности регистров, а также мультиплексоры и демультиплексоры. 6. Распределение – адресная передача сигналов от нескольких источников одному потребителю или от одного источника нескольким потребителям. Выполняется мультиплексорами и демультиплексорами. Это их основная функция – соединять между собой отдельные узлы сложного цифрового устройства, поэтому их часто называют коммутаторами. 7. Сложение – нахождение суммы двух чисел, представленных в двоичном коде. Выполняется сумматорами. Основные операционные узлы и выполняемые ими элементарные операции: 1. Регистр – это операционный узел, состоящий из триггеров, предназначенный для приема и хранения двоичных чисел. Основная операция, выполняемая регистрами – это прием-передача. Отдельные виды регистров могут выполнять операции установки, сдвига и преобразования. 2. Счетчик – устройство, предназначенное для подсчета числа импульсов, поступающих на его счетный вход, и хранения результата счета в виде двоичного числа. 3. Шифратор – это цифровое устройство, которое преобразует единичный сигнал, подаваемый на один из его входов, в многоразрядный двоичный код, соответствующий номеру этого входа. Выполняет операцию преобразования. 4. Дешифратор – цифровое устройство, преобразующее многороазрядный двоичный код, поступающий на его входы, в сигнал только на одном из своих выходов, причем номер выхода совпадает с поданным на его входы цифровым кодом. 5. Мультиплексор – Устройство, которое соединяет одну из нескольких входных линий к единственной выходной линии с помощью цифровой команды, подаваемой на его адресные входы. 6. Демультиплексор – устройство, которое пересылает сигнал со своего единственного информационного входа на один из нескольких информационных выходов; номер выхода при этом определяется адресом, поступающим на его адресный вход. Используется для соединения одного центрального устройства с несколькими переферийными. 7. Сумматор – операционный узел, предназначенный для сложения двух двоичных чисел, подаваемых на его входы. В нашем курсе мы подробно изучим конструкцию и принципы работы регистров и дешифратора. 44 §2. Регистры Регистром называют операционный узел, состоящий из триггеров, предназначенный для приема, хранения и выдачи двоичных чисел. Регистр – это самый распространенный узел в составе сложных цифровых устройств. Из них состоят различные виды запоминающих устройств, которые в зависимости от емкости могут включать в себя от нескольких единиц до нескольких миллионов отдельных регистров. Кроме операции «прием-передача» отдельные виды регистров могут выполнять установку, сдвиг, некоторые преобразования, в том числе и простые поразрядные логические операции. В современной микроэлектронике регистры в основном изготавливают на базе динамических D-триггеров, но могут использоваться и статические D-триггеры, статические и динамические RS-триггеры, универсальные JK-триггеры. По способу приема и выдачи данных все регистры принято делить на параллельные, последовательные и универсальные регистры. В параллельных регистрах прием и выдача информации выполняется по всем разрядам числа одновременно. Схема такого четырехразрядного параллельного регистра, выполненного на статических D-триггерах приведена на рис. 20. D1 D T C D2 D T C D3 D C D C Q1 Q2 D1 Q2 D2 D3 T C D4 Q1 T Q3 Q3 D4 C RG Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q4 Q4 Рис.20. Схема и условное обозначение параллельного регистра 45 Запоминаемое число подается одновременно на все информационные входы регистра D1, D2, D3, и D4, и записывается в регистр по приходу на его синхронизирующий вход разрешающего сигнала C=1. Количество информационных входов и выходов у параллельного регистра должно совпадать с количеством разрядов записываемого в него числа. Количество триггеров равно максимальной разрядности хранимых чисел, каждому разряду числа соответствует свой триггер. Изображенный на рис. 20 параллельный регистр можно также использовать для выполнения логической операции поразрядной инверсии. Для этого достаточно считать записанное в регистр число не с прямых, а с инверсных выходов. В последовательных регистрах многоразрядные числа принимаются и выдаются разряд за разрядом, последовательно. Для ввода числа в регистр предусмотрен только один информационный вход. Такие регистры называют сдвигающими (или сдвиговыми), так как тактирующие сигналы при вводе и выводе чисел сдвигают их по разрядной сетке. Схема четырехразрядного последовательного регистра приведена на рис. 21. Он состоит из четырех D-триггеров с динамическим управлением, соединенных последовательно. Последовательные (сдвигающие) регистры всегда представляют собой цепочку триггеров, связанных цепями переноса разрядных сигналов. Q1 D C D C T Q2 T D Q3 D C C RG T Q4 D T C Q1 D Q2 Q3 C Q4 Рис.21. Схема четырехразрядного сдвигового регистра и его условное обозначение 46 Двоичное число поразрядно (в последовательном коде) подается на информационный вход D и записывается в течение четырех тактов при подаче синхронизирующих импульсов на вход С. По приходу очередного тактового импульса в первый триггер записывается код (0 или 1), находящийся в этот момент на входе D, а каждый следующий триггер переключается в состояние, в котором находился предыдущий. При этом каждый тактовый импульс сдвигает число в регистре на один разряд вправо. В течение пятого такта число хранится в регистре и может быть считано с выходов Q1, Q2, Q3, Q4 в параллельном коде. Число может быть считано также в последовательном коде с выхода Q4 в течение четырех последующих тактов: пятого, шестого, седьмого и восьмого. Таким образом, рассмотренный сдвиговый регистр может преобразовывать последовательный код числа в параллельный. Чтобы за один такт число в изученной схеме регистра сдвигалось только на один разряд, все триггеры должны иметь динамическое управление. Применять триггеры с потенциальным управлением нельзя, поскольку за время действия разрешающего уровня тактового сигнала такие триггеры успевают переключиться неоднократно, что недопустимо. Наряду с записью и хранением информации последовательные регистры могут осуществить сдвиг кода записанного в них числа на любое количество разрядов. Сдвиг кода числа применяют при выполнении операций умножения и деления. Условное обозначение сдвигового регистра отличается от обозначения параллельного регистра наличием стрелки в основном поле под обозначением устройства. Направление стрелки указывает направление сдвига разрядов числа в регистре, в нашем случае – вправо. Универсальные регистры могут работать как в последовательном, так и в параллельном режиме. Для этого у них есть одновременно входы/выходы для последовательного и параллельного ввода/вывода информации. Кроме того, у них предусмотрены управляющие входы, сигналы на которых настраивают устройство на нужный режим работы, для чего специальные управляющие схемы на логических элементах, размещенные между разрядами регистра соединяют эти разряды в нужной последовательности. Описание универсального регистра К155ИР1 можно найти в приложении 3. Универсальные регистры позволяют преобразовывать многоразрядные числа, представленные в последовательном коде, в параллельный код, а также выполнять обратное преобразование. 47 §3. Дешифраторы Дешифратором называют операционный узел, который преобразует многоразрядный двоичный код, поступающий на его информационные входы, в активный сигнал только на одном из его выходов. Номер этого выхода совпадает с поданным на входы дешифратора цифровым кодом. Как понятно из назначения этого цифрового устройства, у n дешифратора с n информационными входами должно быть ровно N=2 выходов, поскольку именно столько имеется различных n-разрядных двоичных чисел. Рассмотрим устройство и принцип работы трехвходового 3 дешифратора. У него должно быть 2 =8 выходов. Все возможные состояния такого дешифратора перечислены в табл. 8. В последнем столбце таблицы даны переключательные функции, которые определяют состояние выходов дешифратора. Эти функции включают в себя только операции И и НЕ. Трехвходовой дешифратор можно изготовить из трех инверторов и 8 логических элементов И (рис. 22). Таблица 8. Возможные состояния и переключательные функции трехвходового дешифратора Входы Выходы Переключательные Х2 Х1 Х0 У0 У1 У2 У3 У4 У5 У6 У7 функции 1 Y0= X2 & X1 & X0 1 1 Y1= X2 & X1 & X0 1 1 Y 2= X 2 & X1 & X0 1 1 1 Y3= X 2 & X1 & X0 1 1 Y 4= X 2 & X1 & X0 1 1 1 Y5= X2 & X1 & X0 1 1 1 Y6= X 2 & X1 & X0 1 1 1 1 Y7= X 2 & X1 & X0 48 Х0 Х1 Х2 1 1 X1 1 X0 & Y0 & Y1 & Y2 & Y3 & Y4 & Y5 & Y6 & Y7 X2 Рис.22. Схема трехвходового двоичного дешифратора 49 X0 1 X1 2 X2 4 DC 1 2 3 4 5 6 7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Рис.23. Условное графическое обозначение трехвходового двоичного дешифратора В основном поле условного обозначения дешифратора (рис. 23) проставляют буквы DC (сокращение от англ. decoder – дешифратор). Входы дешифратора принято обозначать степенями числа два: 1, 2, 4, 8, 16, 32,– а выходы нумеруют последовательными числами: 0, 1, 2, 3, … Дешифраторы широко используют в вычислительной технике: для организации адресного обращения к ячейкам памяти, для распознавания команд в устройствах управления ЭВМ, для преобразования параллельного кода в последовательный, для построения коммутаторов линий связи (мультиплексоров и демультиплексоров) и т. д. 50 Тема 5. Полупроводниковые запоминающие устройства §1. Полупроводниковые ОЗУ Запоминающие устройства цифровой техники служат для записи и хранения информации, представленной в виде двоичного кода, а также для обмена ею с другими цифровыми устройствами. Микросхемы памяти в общем объеме выпуска интегральных микросхем занимают около 40% и играют важнейшую роль во многих вычислительных системах. Конструкции запоминающих устройств постоянно совершенствуются, регулярно появляются новые архитектурные решения и новые виды запоминающих устройств. Основными характеристиками запоминающих устройств являются: информационная емкость и быстродействие. Эти характеристики находятся между собой в противоречии: высокое быстродействие не сочетается в большой информационной емкостью, а при увеличении емкости ухудшается быстродействие устройства. Поэтому в любом сложном цифровом устройстве одновременно используют несколько запоминающих устройств с различными характеристиками. Центральное место при этом занимают полупроводниковые виды памяти, наряду с ними используют также магнитные и оптические запоминающие устройства. Полупроводниковое запоминающее устройство – это устройство памяти, выполненное в виде одной или нескольких интегральных микросхем со схемой управления ими. По способу записи и хранения информации различают: полупроводниковые оперативные запоминающие устройства (ОЗУ) и полупроводниковые постоянные запоминающие устройства (ПЗУ). Полупроводниковые ОЗУ позволяют записывать, хранить и считывать информацию. Данные, хранящиеся в ОЗУ, могут быть изменены в произвольный момент времени. В них запоминают данные, которые могут меняться при исполнении текущей программы вычислений. На схемах для обозначения таких устройств используют аббревиатуру RAM (сокращение от англ. random access memory – память с произвольным доступом). Полупроводниковые ПЗУ используются для хранения постоянной информации. Содержимое ПЗУ либо не может изменяться вообще, либо изменяется очень редко и в специальном режиме. В ПЗУ хранят различные константы, цифровые коды букв русского и латинского алфавита, таблицы функций, неменяющуюся часть программ операционной системы и т. д. На схемах они обозначаются – ROM (от англ. read only memory – память только для чтения). 51 По способу управления полупроводниковые ОЗУ делятся на регистровые ОЗУ и адресные ОЗУ. Регистровые ОЗУ состоят из отдельных регистров, каждый из регистров управляется непосредственно центральным устройством управления. Иногда такие блоки регистровой памяти называют также регистровыми файлами. Схемное решение регистрового ОЗУ дано на рис. 24. Информационные входы всех регистров D1, D2, D3, D4 подключают к общей шине данных, через которую поступает записываемая в регистры информация. К этой же общей шине подключены и выходы всех регистров. Для того чтобы при считывании информации на общую шину данных выдавалось содержимое только одного из регистров, все остальные регистры в этот момент должны быть отключены. Для этого на каждый выход регистра ставят электронный ключ. Шина данных D4 D3 D2 D1 D1 RG D1 Q1 D2 W/ R CS1 D3 Q2 D4 Q3 & C 1 RG Q1 D2 Q4 W/ R CSn D3 Q2 D4 Q3 & C 1 & Q4 & W/ R CS1 ... CSn Шина управления Рис. 24. Схема регистрового ОЗУ 52 n-канальный МДП-транзистор a b b a с c Рис. 25. Использование МДП-транзистора в режиме электронного ключа Таблица 9. Режимы работы электронного ключа с третьим состоянием Состояние входов Состояние выхода c a b 1 1 1 1 1 «третье» состояние Состояние ключа ключ замкнут ключ разомкнут Электронный ключ – это электронная схема с тремя выходными состояниями. Простейший электронный ключ можно изготовить из одного полевого транзистора с изолированным затвором (рис. 25). При подаче высокого напряжения на затвор n-канального МДП-транзистора (с=1) транзистор открывается, и потенциалы его истока и стока выравниваются. Происходит электрическое соединение точки a с точкой b. Если же на затвор транзистора подается низкое напряжение (с=0), то транзистор закрыт, его сопротивление велико, электрического соединения между точками a и b нет. При этом говорят, что ключ находится в «третьем» состоянии. Подробнее о ключевых режимах работы полевого транзистора можно прочесть в прилож. 4. У каждого регистра, входящего в состав регистрового ОЗУ, кроме информационных входов есть еще два управляющих входа. Сигнал на W/ R (иногда в отечественной литературе этот вход обозначают З / С) устанавливает режим работы устройства памяти. При W/ R = 0 входе 53 возможно только считывание информации. При W/ R = 1 возможна запись информации в один из регистров, выходы всех регистров при этом находятся в третьем состоянии, считывание информации из них невозможно. Какой именно из регистров регистрового ОЗУ будет активен, то есть сможет принимать или выдавать информацию, определяется комбинацией сигналов на входах CS1, CS2, … CSn (от англ. chip select – выбор микросхемы, допускается русская аббревиатура ВМ). При CSi=1 – регистр активен, при CSi=0 – регистр закрыт и отключен от шины данных – ни запись, ни считывание из него невозможны. Емкость регистрового ОЗУ можно наращивать. При наращивании количества хранимых слов входы и выходы всех одноименных разрядов соединяют в одной точке, по той же схеме соединяются входы управления режимом работы W/ R отдельных регистров. Входы выбора нескольких интегральных схем при этом соединяют параллельно, образуя единое многоразрядное слово (CS1, CS2, … CSn), управляющее работой устройства. Регистровые ОЗУ имеют высокое быстродействие, сравнимое со временем срабатывания одного логического элемента, но малую емкость, которая не превышает нескольких десятков или тысяч байт. В запоминающих устройствах большей емкости применяют адресные ОЗУ. Адресные полупроводниковые ОЗУ строятся по матричному принципу. Они представляют собой матрицу запоминающих элементов. Обращение к запоминающим элементам адресное, организуется с помощью специальной управляющей схемы, основным элементом которой является дешифратор. Запоминающее устройство адресного типа состоит из трех основных частей: · накопителя информации, организованного как матрица запоминающих элементов; · дешифратора адреса, управляющего адресной выборкой данных; · схемы управления, определяющей режим работы запоминающих элементов матрицы. Рассмотрим устройство и принцип действия адресного полупроводникового ОЗУ на примере микросхемы К155РУ2, которая представляет собой матричное ОЗУ с пословной выборкой информации емкостью на 16 четырехразрядных слов (16 слов х 4разряда = 64 бит). Условное графическое обозначение и таблица состояний ОЗУ даны на рис. 26. 54 А1 RAM А2 (16x4) Режимы работы К155РУ2 Q1 А3 А4 Вход CS W/ R 1 1 1 1 Q2 D1 D2 Q3 D3 D4 Режим работы Считывание Запись Хранение Q4 CS W/ R Рис. 26. Условное графическое обозначение микросхемы К155РУ2 Q1 Q3 Q2 Q4 Y0 A1 1 A2 2 A3 A4 1 DC 1 2 4 ЗЭ ЗЭ ЗЭ 0–1 0–2 0–3 0–4 … … … … ЗЭ ЗЭ ЗЭ ЗЭ 15–1 15–2 15–3 15–4 RG0 … 8 V 15 Y15 CS W/ R ЗЭ & C D1 D2 D3 D4 Рис. 27. Функциональная схема адресного ОЗУ К155РУ2 … RG15 55 У микросхемы К155ЗУ2 есть четырехразрядный адресный вход (А4,А3,А2,А1), на него подается двоичный номер регистра, в которые записывается или из которого считывается информация. Записываемое в регистр четырехразрядное число при этом подается на информационный вход ОЗУ (D4,D3,D2,D1), а считываемое число появляется на выходе (Q4,Q3,Q2,Q1). Обратите внимание, что у выходов стоит индикатор инверсии, это значит, что ОЗУ выдает инверсный код записанного в него числа. У микросхемы есть два управляющих входа CS и W/ R, комбинация сигналов на которых определяет режим работы устройства. Функциональная схема такого ОЗУ изображена на рис. 27. Массив элементов памяти образован 16 четырехразрядными регистрами (RG0, RG1, RG2, … RG15). Из схемы видно, что при поступлении на вход «выбор микросхемы» нулевого сигнала CS=0, разрешается работа дешифратора V=1, и на одном из выходов дешифратора, номер которого определяется адресом на адресных входах (А4, А3, А2, А1), появится управляющий сигнал Yj = 1. Этот сигнал переводит все запоминающие элементы соответствующего регистра RGj в активное состояние. Если при этом сигнал на входе «запись/считывание» W/ R=1, то управляющая схема на логических элементах И и НЕ формирует внутренний сигнал управления режимом работы С=1. По этому сигналу в элементы выбранного регистра RGj запишется новое число, поступающее с информационных входов (D4, D3, D2, D1). При комбинации сигналов на управляющих входах CS=0, W/ R=0, когда выбранный дешифратором регистр переходит в активное состояние, на внутренней линии управления режимом работы присутствует сигнал С=0. При этом хранящаяся в активном регистре информация выдается на выходы (Q4, Q3, Q2, Q1). Когда на вход «выбор микросхемы» подан единичный сигнал CS=1, дешифратор не работает V=0, на всех его выходах присутствует напряжение низкого уровня Yj=0. Микросхема памяти находится в режиме хранения информации. Выходы всех запоминающих элементов при этом должны быть отключены от шины данных, то есть должны находиться в третьем состоянии. При попытках изготовить по рассмотренной схеме ОЗУ емкостью в несколько тысяч бит, возникают непреодолимые технические трудности, связанные с практической реализацией дешифратора на несколько тысяч выходов. Поэтому в схемах большой емкости накопитель информации представляет собой двух- или трехразмерную матрицу, а выборка информации происходит по нескольким координатам. Отдельный запоминающий элемент в адресном ОЗУ может быть устроен так, как это показано на рис. 28. Базовой его частью, 56 сохраняющей информацию, служит синхронный D-триггер. Режим работы триггера устанавливается управляющей схемой на логических элементах И и НЕ. У запоминающего элемента есть три входа и один выход. Сигнал поступающий на вход Yj подготавливает запоминающий элемент к работе, он определяет какие элементы активны, то есть указывает: возможны в элемент запись/считывание (при Yj=1) или запрещены (при Yj=0). Сигнал на тактирующем входе С определяет режим работы запоминающего элемента и инициирует запись (при С=1) или считывание (при С=0) информации. По этому сигналу при записи разряд числа со входа Di заносится в регистр, При считывании информация, содержащаяся в регистре, выставляется на шину данных через выход Qi. Запись информации должна происходить только при совпадении сигналов на входах Yj=C=1, что обеспечивает верхний логический элемент И. Сигнал на выходе должен появляться только при комбинации входных сигналов Yj=1, C=0, что обеспечивается нижним логическим элементом И и инвертором. В режиме хранения информации триггер должен быть отключен от шины данных, поэтому на его выходе нужно поставить электронный ключ с тремя состояниями. Режимы работы запоминающего элемента Yj ЗЭ Di Qi j–i C C Вход Yj 1 1 1 1 Режим работы Запись со входа Di Считывание на выход Qi Хранение Di D C & T Qi C Yj 1 & Рис. 28. Конструкция запоминающего элемента статического ОЗУ 57 Полупроводниковые ОЗУ, запоминающий элемент у которых выполнен на триггерах, называют статическими. Они отличаются высоким быстродействием. Однако триггерная схема занимает на кристалле довольно большую площадь, что не позволяет разместить на кристалле достаточное количество таких элементов. Наряду со статическими ОЗУ широко используют память, основным запоминающим элементом в которой служит конденсатор, заряженный до напряжения, соответствующего единичному состоянию элемента. Такие запоминающие устройства называют динамическими. Статические ОЗУ в международной терминологии называются SRAM (от англ. Static RAM), а динамические – DRAM (от англ. Dynamic RAM). Qi Di W/ R CS & 1 & Рис. 29. Схема конденсаторной ячейки памяти В SRAM запоминающим элементом служит триггер. Он сохраняет свое состояние, пока схема присоединена к источнику питания и нет новой записи данных. Конструкция ячейки памяти динамического ОЗУ приведена на рис. 29. Данные в такой ячейки хранятся в виде заряда на конденсаторе. Если конденсатор заряжен, то есть в нем записана единица, то при открытии ключа на выходе схемы часть заряда уходит через шину считывания Qi. Этот импульс тока воспринимается как логическая единица. Если конденсатор разряжен, то при открытии ключа импульс тока не возникает. Основной недостаток конструкции состоит в том, что при считывании информации часть заряда уходит через шину считывания, поэтому после каждого считывания состояние ячейки нужно восстанавливать. Кроме того, даже если не было считывания, вследствие токов утечки конденсатор постепенно разряжается, и информацию в запоминающем элементе нужно периодически (раз в несколько миллисекунд) возобновлять, для чего требуются дополнительные элементы в схеме 58 управления конденсаторной ячейкой памяти, обеспечивающие регенерацию данных. Это усложняет эксплуатацию динамического ОЗУ. Основным достоинством конденсаторной ячейки памяти в сравнении с запоминающим элементом на триггере, является ее простота, что позволяет разместить на единице площади кристалла гораздо больше запоминающих элементов. Обычно в качестве конденсатора используют МОП-транзистор. Динамические ОЗУ отличаются наибольшей информационной емкостью и невысокой стоимостью, поэтому их обычно используют в качестве основной памяти ЭВМ. Статические ОЗУ в 4 – 5 раз дороже динамических и примерно во столько же раз меньше по информационной емкости, зато они обладают высоким быстродействием. Поэтому их широко используют в схемах кэш-памяти и буферных запоминающих устройствах. Доля DRAM в общем объеме производства микросхем полупроводниковой памяти на сегодняшний день составляет около 60%, доля SRAM – около 20%. Оставшиеся 20% приходятся в основном на различные разновидности полупроводниковых ПЗУ, в небольшом количестве выпускают микросхемы памяти на новых физических принципах записи (ферроэлектрические, магниторезистивные ОЗУ и пр.). §2. Полупроводниковые ПЗУ В отличие от полупроводниковых ОЗУ из полупроводниковых ПЗУ можно только считывать хранящуюся там информацию. Информация в ПЗУ, как правило, заносится только один раз и не может быть изменена. Если нужно изменить данные, записанные в ПЗУ, приходится менять все ПЗУ на другое. В последнее время широко используются полупроводниковые ПЗУ, которые допускают проводить изменение записанной в них информации ограниченное число раз. Такие устройства называют полупостоянным. Так как постоянные запоминающие устройства работают только на считывание, и изменение хранящейся в них информации не предусмотрено, то схема управления в них значительно проще, чем у полупроводниковых ОЗУ. Поэтому они отличаются более высоким быстродействием и большей плотностью записи. ПЗУ состоит из двух основных частей: дешифратора адреса, необходимого для адресной выборки слов, и накопителя информации, выполненного в виде взаимно перпендикулярных адресных и разрядных шин, на пересечении которых ставится связывающий эти шины элемент (диод, полевой или биполярный транзистор). 59 По конструкции и принципам действия различают следующие виды полупроводниковых ПЗУ: · Масочные ПЗУ. · Программируемые ПЗУ. · Репрограммируемые (стираемые) ПЗУ. В масочные ПЗУ информация заносится непосредственно при изготовлении с помощью шаблона (маски) на завершающем этапе технологического процесса. На электрических схемах такие микросхемы обозначают ROM или ROM(M) от англ. Mask ROM – масочное ПЗУ. В русскоязычной литературе можно встретить аббревиатуры ПЗУ или МПЗУ. Запоминающим элементом, связывающим адресную и разрядную линии в масочных ПЗУ, может служить диод, полевой или биполярный транзистор и др. элементы. На рис. 30 приведена схема масочного ПЗУ с диодной матрицей. Горизонтальные проводники являются адресными линиями для выборки одного из 16 хранящихся в ПЗУ слов, а вертикальные – разрядными линиями для выдачи записанных в ПЗУ четырехразрядных слов. Если на выходе схемы поставить электронные ключи с тремя состояниями, которые отключают всю микросхему от выходной шины при V = 0, то память можно наращивать простым объединением выходов одноименных разрядов нескольких таких микросхем. Разрядная шина Q1 Y0 A1 1 A2 2 A3 4 A4 8 DC RG0 Y1 1 RG1 … 15 … … … … Y15 R1 … А д р е с н а я ш и RG15 н а R2 R3 R4 V Рис. 30. Схема диодного масочного ПЗУ Q2 Q3 Q4 60 А1 ROM (16x4) Q1 А2 Q2 А3 А4 Q3 Q4 V Рис. 31. Условное графическое обозначение масочного ПЗУ При подаче на адресные входы ПЗУ (А4, А3, А2, А1) адреса какойлибо ячейки на соответствующем выходе дешифратора Yj появляется высокое напряжение (Yj = 1). Считываемое слово определяется расположением диодов в узлах координатной сетки. Если соединительный диод присутствует, то высокое напряжение с адресной линии Yj передается на разрядную линию Qi и в i-ом разряде числа появляется логическая единица. При отсутствии диода потенциал разрядной линии близок к нулю, так как она через резистор Ri соединена с общим проводом. Изображенная на рис. 30 схема содержит в нулевой ячейке памяти RG0 число 0101, в первой RG1 – число 0011, в 15-ой – число 1011. Ее условное графическое обозначение дано на рис. 31. Масочные ПЗУ имеют высокое быстродействие (время доступа от 25 до 75 наносекунд) и отличаются высокой степенью интеграции. Однако их производство требует сложной подготовительной работы на стадии проектирования. Поэтому таким способом изготавливают лишь ПЗУ широкого применения, производимые большими партиями, например, знакогенераторы с кодами букв русского и латинского алфавита, таблицы типовых функций (синуса, квадратов, логарифмов), стандартное программное обеспечение и т. п. Современные масочные ПЗУ могут иметь емкость до 128 Мбит. В программируемые ПЗУ с однократной записью информация записывается потребителем с помощью специального несложного устройства, называемого программатором. При изготовлении такого ПЗУ на заводе в исходной заготовке каждая адресная линия связана с 61 каждой разрядной линией соединительным элементом через плавкую перемычку. При программировании часть этих перемычек выжигается. Там, где перемычка разрушена, прерывается связь между адресной и разрядной шинами. При считывании в этих разрядах появляются нули. Там, где перемычка не нарушена, запоминающий элемент хранит логическую единицу. Для прожигания перемычек используют импульсы тока в несколько десятков миллиампер. Перемычки могут быть металлическими или поликристаллическими (из кремния). Данные в программируемое ПЗУ можно занести только один раз, изменить их после этого нельзя. На электрических схемах такие устройства памяти обозначают аббревиатурой PROM (от англ. programmable ROM) или ППЗУ – программируемые ПЗУ. Qi+1 Qi Yj +Еп Yj Qi+1 Qi +Еп перемычка удалена перемычка Qi+1=0 Qi=1 а после программирования до программирования Qi+1=1 Qi=0 б Рис. 32. Конструкция накопителя информации в ППЗУ с плавкими перемычками (а) и с включенными навстречу друг другу диодами (б) Функциональная схема программируемого ПЗУ мало чем отличается от схемы масочного ПЗУ. Часть такой схемы ППЗУ с биполярными транзисторами в качестве соединительных элементов показана на рис. 32а. До программирования транзистор передает высокий потенциал базы на выходную разрядную линию, соединенную перемычной с его эмиттером. При пережигании перемычки эта связь нарушается, и при считывании мы получим на разрядной линии логический нуль. Существуют разновидности ППЗУ, у которых в исходной заготовке связи между адресными и разрядными линиями отсутствуют, а при программировании эти связи возникают. На рис. 32б показан участок функциональной схемы ППЗУ с соединительным элементом в виде двух включенных навстречу друг другу диодов. В исходном состоянии 62 сопротивление такого участка практически равноценно разомкнутой цепи, и запоминающий элемент хранит логический нуль. Для записи единицы к диодам прикладывают напряжение, пробивающее закрытый диод, и в нем образуется короткозамкнутое соединение, играющее роль проводящей перемычки. Плавкие перемычки занимают на кристалле много места, поэтому степень интеграции у программируемых ПЗУ существенно ниже, чем у масочных ПЗУ. Промышленность изготавливает микросхемы ППЗУ информационной емкостью до 64 килобит и временем доступа около 80 наносекунд. В репрограммируемых ПЗУ допускается неоднократное стирание старой информации и замена ее новой. Причем основной режим работы РПЗУ – чтение данных – осуществляется с высокой скоростью, для замены же информации требуются специальные более длительные и сложные операции. Широкое распространение получили две основные конструктивные схемы РПЗУ: · РПЗУ с ультрафиолетовым стиранием (РПЗУ-УФ), которые на электрических схемах обозначают EPROM (от англ. erasable PROM – стираемое ППЗУ), · РПЗУ с электрическим стиранием (РПЗУ-ЭС), которые обозначают EEPROM или E2PROM (от англ. electrically erasable PROM – ППЗУ с электрическим стиранием). У РПЗУ с ультрафиолетовым стиранием в качестве соединительного элемента (запоминающего элемента) используется МДП-транзистор с плавающим затвором, который отличается от обычного полевого транзистора с изолированным затвором тем, что его затвор сформирован внутри слоя диэлектрика (рис. 33,а). Чтобы записать в нужный разряд слова логическую единицу, то есть соединить адресную и разрядную линии, нужно создать в приповерхностном слое под затвором проводящий канал, который соединит исток и сток транзистора. Для этого нужно зарядить плавающий затвор отрицательно. Подавая на исток и сток транзистора импульсное отрицательное относительно подложки напряжение большой величины, в закрытых p-n-переходах вызывают лавинный пробой. Электроны, летящие из истока в подложку, имеют высокую кинетическую энергию. По инерции они проскакивают через тонкий слой диэлектрика и накапливаются в затворе. После снятия высокого программирующего напряжения непроводящее состояние диэлектрика восстанавливается, электроны покинуть затвор не могут. Таким способом на затворе можно создать заряд, достаточный индуцирования в подложке n-типа проводящего канала p-типа. исток плавающий затвор сток SiO2 Yj 63 для Qi +Еп p p n VT1 VT2 подложка а б Рис. 33. Конструкция МДП-транзистора с плавающим затвором (а) и схема его подключения к адресным и разрядным линиям РПЗУ (б) Чтобы стереть информацию, поверхность кристалла облучают ультрафиолетовыми лучами, для этого в корпусе интегральной микросхемы предусмотрено специальное окошко, прозрачное для ультрафиолетовых лучей. Под действием этих лучей диэлектрик делается частично проводящим и заряд с затвора постепенно стекает. После стирания старой информации окошко в корпусе заклеивают, чтобы избежать воздействия света на поверхность кристалла. Затем можно записывать новую информацию. Операция стирания информации занимает десятки минут. Данные стираются сразу на всем кристалле. При каждом облучении качество диэлектрика постепенно ухудшается, поэтому число циклов записи-стирания у всех РПЗУ ограничено. В зависимости от качества микросхемы для РПЗУ с ультрафиолетовым стиранием оно составляет от 20 до 1000 циклов. С течением времени заряд с плавающего затвора постепенно рассасывается и происходит самопроизвольное разрушение информации. В зависимости от качества диэлектрика РПЗУ может хранить записанную в него информацию от нескольких месяцев до нескольких десятков лет. Запоминающий элемент такого РПЗУ (рис. 33,б) представляет собой два включенных последовательно транзистора: VT1 – обычный полевой транзистор, имеющий вывод от изолированного затвора, и VT2 – транзистор с плавающим затвором. Когда на разрядную линию Yj поступает отрицательное напряжение, разрешающее считывание, транзистор VT1 открывается. Однако в выходную линию Qi ток потечет 64 лишь в том случае, если в транзистор VT2 была записана единица. Если на затворе VT2 заряд отсутствует, то есть был записан нуль, то тока в разрядной шине Qi не будет. У РПЗУ с электрическим стиранием в качестве соединительного элемента используется двухзатворный полевой транзистор (рис. 34). От обычного МДП-транзистора такая конструкция отличается тем, что между управляющим затвором и проводящим каналом (внутри подзатворного диэлектрика) имеется изолированная проводящая область «плавающий затвор», в которую можно при программировании вводить заряд, влияющий на величину порогового напряжения открытия транзистора. управляющий затвор исток сток p p n подложка Рис. 34. Конструкция двухзатворного МДП-транзистора При подаче на управляющий затвор положительного напряжения большой величины (около 10 В) в обратно смещенных p-n-переходах возникает лавинный пробой, плавающий затвор насыщается электронами. Стирание информации в таких микросхемах происходит за счет туннельного эффекта. Чтобы такой эффект наблюдался, толщина слоя подзатворного диэлектрика должна быть очень мала (10 нм или меньше). При подаче на управляющий затвор отрицательного напряжения (– 10 В) заряд с плавающего затвора постепенно стекает и во все разряды микросхемы памяти записывается логический нуль. Электрическое стирание по сравнению с ультрафиолетовым имеет ряд преимуществ: · можно стирать информацию выборочно, индивидуально для каждого адреса, а не со всего кристалла сразу; 65 · длительность процесса «стирание-запись» у таких микросхем значительно меньше; · существенно ослаблено ограничение на число циклов 4 6 перепрограммирования (возможно до 10 – 10 таких циклов); · Перепрограммировать EEPROM можно не микросхему из устройства, в котором она работает. извлекая В то же время конструкция запоминающего элемента в такой микросхеме существенно сложнее, поэтому он занимает на кристалле больше места, в связи с чем степень интеграции меньше, а стоимость выше. Микросхемы с электрическим применение во флэш-памяти. стиранием находят широкое 66 Тема 6. Микропроцессоры §1. Однокристальные и секционированные микропроцессоры Центральное место в структуре любой ЭВМ занимает процессор, то есть устройство, осуществляющее обработку информации и управляющее работой остальных устройств ЭВМ. Микропроцессором называют центральный процессор ЭВМ, выполненный в виде одной или (реже) нескольких больших интегральных схем (БИС). Микропроцессор – это функционально законченное программноуправляемое устройство обработки цифровой информации. Микропроцессоры появились, когда уровень интеграции микросхем достиг значений, при котором блоки, необходимые для программной реализации алгоритмов, удалось разместить на одном кристалле. Идея создать программно управляемую микросхему принадлежала американскому инженеру Хоффу. Первый микропроцессор Intel 4004 появился в 1971 году. Он был 4-х разрядным, содержал 2300 транзисторов, имел рабочую частоту 108 кГц при среднем времени выполнения команды около 10 тактов. Современные микропроцессоры содержат более 200 миллионов транзисторов, работают на тактовых частотах до 5 ГГц, выполняют команды за один такт и даже долю такта. По конструктивному признаку микропроцессоры делятся на однокристальные МП и многокристальные (или секционированные) МП. ОДНОКРИСТАЛЬНЫЕ МП помещаются на одной БИС. Для них характерны: · фиксированная длина машинного слова; · в них используют устройства управления с жесткой логикой (схемные УУ). МНОГОКРИСТАЛЬНЫЕ МП составляют из двух или большего количества БИС: · Такие МП позволяют наращивать разрядность обрабатываемого слова. Например, объединяя два 8-разрядных МП, можно получить МП для обработки 16-разрядных слов. · В них используется микропрограммное управление. Память микропрограмм изготавливается в виде отдельной интегральной микросхемы (ПЗУ) и ее легко заменить. 67 Преимущества и недостатки: Секционированные МП позволяют создавать микро-ЭВМ, отличающиеся системой команд и внутренней архитектурой. Параметры таких машин определяются разработчиком в соответствии с конкретным назначением ЭВМ. Микро-ЭВМ на основе многокристальных МП, как правило, более быстродействующие. Однокристальные МП проще и дешевле, тем не менее, они имеют гибкую систему команд и могут успешно решать многие прикладные задачи. По характеру используемой системы команд микропроцессоры делятся на CISC-процессоры, RISC-процессоры и VLIW-процессоры. Процессоры CISC (от англ. Complex Instruction Set Computer) – обладают сложной системой команд, то есть имеют большой набор разноформатных команд, использующих много способов адресации. Архитектура CISC была присуща классическим процессорам. Многообразие команд позволяет использовать эффективные алгоритмы решения задач. В то же время это усложняет схему микропроцессора, существенно увеличивает время его разработки и количество технологических операций при его изготовлении. А это в свою очередь увеличивает его стоимость и неблагоприятно влияет на качество получаемого изделия, что отрицательно сказывается на его быстродействии. Процессоры RISC (от англ. Reduced Instruction Set Computer) используют сокращенную систему команд, из которой исключены редко применяемые команды. Форматы всех команд (по крайней мере, большинства команд) идентичны (например, содержат по 4 байта), резко уменьшено число используемых способов адресации. Значительно увеличено число регистров процессора, то есть емкость сверхоперативной памяти, что позволяет реже обращаться к внешней памяти, а это повышает быстродействие системы. Все команды выполняются за одинаковое число тактов, что позволяет упростить схему процессора при увеличении его быстродействия. Процессоры VLIW (от англ. Very Long Instruction Word) появились во второй половине 90-х годов. Их основная особенность – в использовании очень длинных команд (16 и более байт). Отдельные поля длинной команды описывают несколько подлежащих исполнению операций, которые могут выполняться параллельно по времени на нескольких операционных узлах процессора. Таким образом, одна длинная команда определяет сразу группу операций. VLIW-схемы считаются наиболее перспективными для быстродействующих многоядерных МП. 68 §2. Структурная схема микропроцессора Микропроцессор – это программно-управляемое устройство. Алгоритм обработки данных в нем определяется программой, то есть последовательностью команд, хранящихся в ОЗУ. Команда делится на две части: код операции и адрес. В коде операции заключена информация о том, какая операция должна быть выполнена над данными. Адрес указывает место в памяти, где расположены эти данные. В состав любого микропроцессора входят: УСТРОЙСТВО УПРАВЛЕНИЯ, ОПЕРАЦИОННЫЙ БЛОК (АЛУ) и БЛОК ВНУТРЕННИХ РЕГИСТРОВ. Все части микропроцессора связаны двунаправленной ВНУТРЕННЕЙ ШИНОЙ ДАННЫХ. Микропроцессор ГТИ Внутренняя шина данных Операционный блок Регистр команд Управляющий блок RG оп.А RG оп.В АЛУ RG призн . RG акк. Схема Регистры общего назначения управления Блок внутр.регистров Указатель стека Счетчик команд Регистры стека Буф.регистр данных Буферный регистр адреса к внешней шине управления к внешней шине адреса к внешней шине данных Рис. 35. Структурная схема микропроцессора Рассмотрим подробнее основные части микропроцессора (рис. 35). 69 Операционный блок микропроцессора включает в себя арифметическо-логическое устройство (АЛУ), выполняющее действия над двумя словами, поступающими на его входы, а также несколько обслуживающих АЛУ вспомогательных регистров для временного хранения операндов. Основу АЛУ микропроцессора обычно составляет двоичный сумматор. Оно выполняет всего несколько простейших операций: сложение, вычитание, сдвиг, пересылку, логическое сложение (ИЛИ), логическое умножение (И), сложение по модулю 2 (НЕРАВНОЗНАЧНОСТЬ). УСТРОЙСТВО УПРАВЛЕНИЯ управляет работой АЛУ и внутренних регистров. По коду операции, содержащемуся в команде, оно вырабатывает внутренние сигналы управления узлами микропроцессора. Адресная часть команды вместе с сигналами управления используется для считывания или записи данных в определенную ячейку памяти. По сигналам устройства управления считывается из памяти очередная команда. БЛОК ВНУТРЕННИХ РЕГИСТРОВ - играет роль СОЗУ и расширяет возможности АЛУ. Служит для временного хранения данных и команд, выполняет некоторые простые процедуры обработки информации. Блок Внутренних Регистров обычно включает в себя РЕГИСТРЫ ОБЩЕГО НАЗНАЧЕНИЯ (РОН) и СПЕЦИАЛЬНЫЕ РЕГИСТРЫ: регистраккумулятор, буферные регистры операндов, регистр признаков, регистр команд, счетчик команд, регистры стека. Регистры Общего Назначения используются для временного хранения промежуточных результатов вычислений, для хранения адресов ячеек памяти и при выполнении арифметических операций с двойной точностью. Количество РОН может быть от 4 до 64. Все РОН доступны из программы и могут использоваться программистом. РЕГИСТР-АККУМУЛЯТОР предназначен для временного хранения результата арифметических и логических операций, производимых АЛУ. РЕГИСТР ПРИЗНАКОВ (называемый также флажковым регистром) состоит из отдельных триггеров – флажков. Он содержит признаки результата выполнения арифметических и логических операций, например, признак нулевого результата, признак переполнения, знак результата, признак четности и т. д. Признаки служат для управления процессом обработки информации. СЧЕТЧИК КОМАНД содержит адрес ячейки памяти, в которой помещена выполняемая команда. Обычно команды программы находятся в последовательных ячейках памяти, поэтому переход к 70 следующей команде достигается увеличением числа в счетчике команд на единицу. Если же требуется перейти не к команде из следующей ячейки, а к более удаленной команде, то по сигналу УУ ее адрес заносится в счетчик команд. РЕГИСТР КОМАНД принимает из памяти очередную команду, адрес которой находится в счетчике команд. После распознавания команды, схема управления порождает управляющие сигналы, необходимые для реализации действий, предписываемых кодом операции. РЕГИСТРЫ СТЕКА делятся на собственно СТЕК и УКАЗАТЕЛЬ СТЕКА. (Stack (англ.) - стопка (бумаги), штабель (дров)) СТЕК - это специальным образом организованная область памяти, где хранятся адреса команд возврата при возвращении к подпрограммам. Стек организован таким образом, что адрес, записанный в него последним, считывается первым (принцип LIFO - last in first out) Программа . . . Адрес возврата Переход к подпрограмме Вызов подпрограммы Следующая команда . . . Конец программы Адрес возврата Подпрограмма . . Вызов подпрограммы Следующая команда . . Конец подпрограммы Возврат из подпрограммы Переход к подпрограмме Подпрограмма . . . . . Конец подпрограммы Возврат из подпрограммы Рис. 36. Порядок выполнения программы при наличии подпрограмм 71 При записи слова в стек все находящиеся в нем слова сдвигаются на один регистр вниз. При выборке слова - все оставшиеся в нем слова сдвигаются на регистр вверх. УКАЗАТЕЛЬ СТЕКА хранит адрес последней занятой ячейки стека, которую называют вершиной стека. При записи числа в стек содержимое указателя увеличивается на единицу, при считывании уменьшается на единицу. Основное назначение стека обслуживание выполнения подпрограмм (рис.36) и аппаратных прерываний. БУФЕРНЫЙ РЕГИСТР АДРЕСА служит для приема и хранения адресной части исполняемой команды. В нем содержится адрес некоторой ячейки ОЗУ до выдачи его на внешнюю шину адреса. Количество ячеек памяти, адресуемых непосредственно, зависит от разрядности этого регистра. БУФЕРНЫЙ РЕГИСТР ДАННЫХ используется для временного хранения слова перед выдачей его не внешнюю шину данных. ВНУТРЕННЯЯ ШИНА ДАННЫХ - это многоразрядная линия двусторонней связи, соединяющая основные узлы микропроцессора. По ней передаются данные из одного регистра микропроцессора в другой. Следует помнить, что по шине данных передаются не только обрабатываемые АЛУ слова, но и команды. Связь с внешней шиной данных осуществляется через буферный регистр данных. Внутренняя шина данных работает в МУЛЬТИПЛЕКСНОМ РЕЖИМЕ. Такой режим использования линии связи, когда к ней одновременно подключено большое число абонентов, но в каждый отдельный момент времени она соединяет только двух из них, называется МУЛЬТИПЛЕКСНЫМ. Каждый регистр микропроцессора постоянно подключен к внутренней шине данных, но воспользоваться ей он может лишь после получения соответствующих разрешающих сигналов от устройства управления. Для передачи данных из одного регистра в другой “открываются” только эти два регистра, все остальные остаются закрытыми. Данные из регистра-источника выставляются на шину данных, т.е. на соответствующих проводах появляются 0 или 1. Затем по сигналу из устройства управления регистр-приемник принимает данные и переводится в то же состояние, что и регистр-источник. Потом разрешение на прием и выдачу информации снимается, оба регистра запираются. Информация, записанная в регистр-приемник, сохраняется в нем, пока не будет заменена новой. Микропроцессор обменивается информацией с внешними устройствами (ОЗУ, ПЗУ, устройствами ввода-вывода) через три общих 72 шины: шину данных, шину адреса и шину управления. Внешняя шина данных всегда двунаправленная, то есть информация по ней может передаваться от МП к внешним устройствам, а может приниматься от них. Шина адреса всегда однонаправленная, по ней от МП к внешним устройствам передаются адреса, определяющие с каким устройством (ячейкой ОЗУ, ПЗУ или портом устройства ввода-вывода) МП собирается обмениваться информацией. Внешняя шина управления микропроцессора состоит из нескольких одноразрядных линий. Каждая такая линия однонаправлена, то есть служит только для передачи или только для приема управляющих сигналов. В состав такой шины входят линии передачи сигналов записи/считывания. Эти сигналы организуют режим работы того устройства, адрес которого установлен на шине адреса. §3. Микропроцессорные комплекты В состав микро-ЭВМ кроме микропроцессора входят также: Запоминающие Устройства, Устройства ввода и Устройства вывода. Все они должны быть согласованы между собой: по уровню информационных сигналов, по напряжению источника питания, по быстродействию и т. д. Поэтому в настоящее время промышленность выпускает микропроцессоры вместе с набором согласованных с ним и между собой периферийных БИС и СБИС (chipset (англ.)– набор чипов, чипсет). Микропроцессор и согласованные с ним периферийные БИС, пригодные для совместного применения, выполняющие функции хранения и ввода-вывода данных, генерации синхроимпульсов и т. д. составляют микропроцессорный комплект (МПК). Интегральные микросхемы, составляющие конструктивно и имеют согласованные эксплуатационные характеристики. МПК, совместимы электрические и Основные характеристики микропроцессорного комплекта. 1. Разрядность обрабатываемых данных: может быть фиксированной или наращиваемой 2. Быстродействие, - характеризуется либо длительностью машинного цикла, либо тактовой частотой ГТИ. 3. Число основных команд. 4. Адресуемая емкость памяти (зависит от разрядности адресной шины). 5. Электрические параметры: потребляемая мощность, напряжение источника питания, уровни логического нуля и логической единицы. 6. Состав комплекта. 73 7. Программное обеспечение, которое может быть использовано с данным МПК: трансляторы с языков высокого уровня, текстовые и графические редакторы, электронные таблицы, сервисные программы обслуживания аппаратурных средств и т. д. Наиболее широко в современном мире распространены микропроцессоры фирмы Intel и их аналоги. Вслед за первым МП она разработала целый ряд семейств МП. В настоящее время по разным оценкам фирма производит 80 – 90% от общего мирового объема выпуска МП. В качестве примера рассмотрим микропроцессорный комплект 80286, разработанный фирмой INTEL (США). На основе этого МПК изготавливался первый персональный компьютер серии IBM PC AT, серии к которой относятся самые распространенные сегодня модели микро-ЭВМ. Несмотря на солидный возраст этого МП, он до сих пор включается в каталоги фирмы. В состав МПК 80286 входят пять микросхем: 1. Однокристальный 16-разрядный микропроцессор (микросхема 80286) 2. однокристальный 80-разрядный математический сопроцессор, устройство позволяющее увеличить точность и уменьшить время выполнения арифметических операций. (микросхема 80287) 3. Генератор тактовых импульсов (микросхема8284). 4. Системный контроллер,- устройство сопряжения с внешними устройствами (микросхема 8255). 5. Арбитр магистрали, который организует мультиплексный режим работы внешней шины (микросхема 8288). Основные характеристики МПК 80286. Тактовая частота: от 6 (микропроцессор 80286-6) до 16 Мгц (микропроцессор 80286-16) Адресуемое пространство памяти: до 16 Мбайт. Оснащен средствами для программирования на языках высокого уровня: БЕЙСИК, ПАСКАЛЬ, ПЛ, ФОРТРАН, СИ. Микропроцессор выпускается в металлокерамическом корпусе с 68 выводами (4 ряда). Имеется отечественный аналог микропроцессора 800286, - это микросхема К1810ВМ86М, основные характеристики которой можно найти в книге [1] стр. 181. 74 Приложение 1. Условные графические обозначения цифровых устройств Вид операционного узла или устройства ЭВМ Вид логического элемента D1 В Х О Д Ы & ВЫХОД В Х О Д Ы RG D2 Q1 D3 Q2 D4 Q3 Q4 C В Ы Х О Д Ы Виды логических элементов и узлов цифровой техники 1 – логический элемент ИЛИ, & – логический элемент И, =1 –логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (НЕРАВНОЗНАЧНОСТЬ), Т – триггер (trigger), CD – шифратор (coder), DC – дешифратор (decoder), MX – мультиплексор (multiplexer), MS – мультиплексор-селектор (multiplexer-selector), DMX–демультиплексор (demultiplexer), RG – регистр (register), CT – счетчик (counter), HS – полусумматор (half-summer) SM – сумматор (summer), X/Y – преобразователь кодов, == – цифровой компаратор, – аналоговый компаратор, – усилитель, SW – ключ или коммутатор (switch). 75 Виды устройств ЭВМ АЦП или Λ/# – аналого-цифровой преобразователь, ЦАП или #/Λ – цифро-аналоговый преобразователь, ОЗУ или RAM – оперативное запоминающее устройство (random access memory), ПЗУ или ROM – постоянное запоминающее устройство (read only memory), ППЗУ или PROM – программируемое ПЗУ с однократной записью информации (programmable ROM), РПЗУ или RPROM – репрограммируемое ПЗУ с многократной записью информации (reprogrammable ROM), АЛУ или ALU – арифметическо-логическое устройство (arithmetic logic unit), МП или CPU – микропроцессор (central processor unit). В соответствии с ГОСТ 2.743-92, ГОСТ 2.759-82 и ГОСТ 2.708-81 условное графическое обозначение (УГО) цифрового элемента имеет форму прямоугольника, содержащего три поля: основное, в котором помещают обозначение функции, выполняемой устройством, левое дополнительное, служащее для обозначения входов, правое дополнительное – для выходов элемента. Дополнительные поля могут разделяться на произвольное число зон. Двунаправленные выводы и выводы, не несущие логической информации, могут располагаться в любом дополнительном поле. УГО элемента выполняют без дополнительных полей (правого или левого), если функции выводов однозначно определяются функцией элемента или выводы логически равнозначны. Размеры УГО по высоте определяются числом входных и выходных линий, и должны быть кратны 2,5 мм. Ширина основного и дополнительных полей не менее 5 мм. Расстояние между выводами не менее 5 мм, размер указателя не более 3 мм. Функциональное назначение выводов элемента обозначают меткой в дополнительном поле. Метка состоит из букв, цифр и специальных знаков. В качестве метки часто используют сокращенное обозначение функции, а также порядковые номера и весовые коэффициенты разрядов. Общую часть группы меток, объединенных в одну зону выводов, разрешается выносить в отдельную строку. При необходимости направление потока информации указывается стрелкой на линии, соединяющей элементы. 76 Приложение 2. Условные обозначения входов и выходов цифровых устройств Обозначение A A1, A2, … B B1, B2, … Расшифровка Функциональное назначение Address Operand A Вход операнда А для сумматора и АЛУ: адресные входы ОЗУ, дешифратора, мультиплексора, демультиплексора. Operand B Вход операнда B для сумматора и АЛУ. Clock вход синхронизации – управляющий вход, на который подают тактовые импульсы. Chip select вход «выбор микросхемы», активный уровень сигнала разрешает подключение устройства к общей шине. D, D0, D1,D2, … Data информационный вход в D-триггере: последовательный вход загрузки данных в регистрах и счетчиках; входы параллельной загрузки данных в регистрах и счетчиках. F, F1,F2, … Function выход функции, на котором появляется результат работы АЛУ. С CS или ВМ вспомогательный выход сигнала переноса между АЛУ и схемой ускоренного переноса, нужен для наращивания разрядности АЛУ. G0,G1, … M Mode P0 Potent P Q, Q1, Q2,… Quit управляющий вход для режимов работы устройства. переключения вход сигнала переноса из младшего разряда в счетчиках, сумматорах, АЛУ. выход сигнала переноса в старший разряд в счетчиках, сумматорах, АЛУ информационные выходы операционных узлов. элементов и 77 Продолжение таблицы Обозначение Расшифровка Функциональное назначение R Reset вход принудительной установки всех разрядов регистра, счетчика и триггера в нулевое состояние. S Set вход принудительной установки всех разрядов регистра, счетчика и триггера в единичное состояние. Set/Reset вход установки всех разрядов устройства в исходное состояние (вход сброса). S0, S1,… Select Входы выбора выполняемой функции у АЛУ T Toggle счетный вход счетчика. SR у триггера и кольцевого WR или EWR Write или Write Enable вход разрешения записи данных в ОЗУ. RD или ERD Read или Read Enable вход разрешения считывания данных из ОЗУ. Write/Read вход управления режимом «запись/ считывание» у ОЗУ: 1 – запись, 0 – считывание. Valve или Enable управляющий подготовительный (стробирующий вход). W/ R или З/ С V или E вход +1 –1 ±1 вход, на который подаются подсчитываемые импульсы у суммирующего, вычитающего и реверсивного счетчиков. A=B AB ST выход равенства операндов неравенства операндов у компаратора и АЛУ. Start и выходы цифрового вход «пуск» у АЦП. U вход питания для подключения источника напряжения. 0V общий вывод. 78 Обозначение статических, динамических и аналоговых выводов Обозначение Функциональное назначение прямой вход; активный уровень сигнала – высокий. инверсный вход; активный уровень сигнала – низкий. или динамический вход с управлением по фронту; активный сигнал – перепад напряжения от низкого к высокому. или динамический вход с управлением по срезу; активный сигнал – перепад напряжения от высокого к низкому. Х аналоговый вход цифрового устройства. прямой выход; активный уровень сигнала – высокий. инверсный выход; активный уровень сигнала – низкий. Х аналоговый выход цифрового устройства. 79 Приложение 3. Справочные данные по микросхемам, использованным в лабораторных работах Все цифровые устройства, изучаемые в лабораторных работах, собраны на микросхемах транзисторно-транзисторной логики 155 серии. Основные электрические параметры микросхем 155 серии 1. Напряжение источника питания 5 ± 0,25 В 2. Уровень логической единицы, не менее 2,4 В 3. Уровень логического нуля, не более 0,4 В 4. Максимальный выходной ток 40 мА 5. Коэффициент разветвления по выходу 10 6. Коэффициент объединения по входу 8 7. Частота следования импульсов, не более 10 МГц 8. Потребляемая мощность, не более 22 мВт 9. Задержка распространения сигнала, не более 22 нс 10. Напряжение помехи, не более 0,4 В 11. Длительность фронта и среза входного импульса, не более 150 нс 12. Допустимое значение статического потенциала 200 В 13. Число микросхем в серии 108 14. Температура окружающей среды –10 … +70˚С 80 Микросхема К155ЛА3 Микросхема представляет собой четыре двухвходовых логических элемента И-НЕ. Содержит 56 интегральных элементов. Условное графическое обозначение микросхемы К155ЛА3: 1 2 4 5 9 10 12 13 & 3 & 6 & 8 & 11 Назначение выводов: 1, 2 – входы первого логического элемента: 3 – выход первого логического элемента; 4, 5 – входы второго логического элемента; 6 – выход второго логического элемента; 7 – общий вывод; 9, 10 – входы третьего логического элемента; 8 – выход третьего логического элемента; 11 – выход четвертого логического элемента; 12, 13 – входы четвертого логического элемента; 14 – напряжение питания. 81 Микросхема К155ЛЕ1 Микросхема представляет собой четыре двухвходовых логических элемента ИЛИ-НЕ. Содержит 64 интегральных элемента. Условное графическое обозначение микросхемы К155ЛЕ1: 2 3 5 6 8 9 11 12 1 1 1 4 1 10 1 13 Назначение выводов: 1 – выход первого логического элемента; 2, 3 – входы первого логического элемента: 4 – выход второго логического элемента; 5, 6 – входы второго логического элемента; 7 – общий вывод; 8, 9 – входы третьего логического элемента; 10 – выход третьего логического элемента; 11, 12 – входы четвертого логического элемента; 13 – выход четвертого логического элемента; 14 – напряжение питания. 82 Микросхема К155ЛП5 Микросхема представляет собой четыре двухвходовых логических элемента исключающее ИЛИ (НЕРАВНОЗНАЧНОСТЬ, сложение по модулю 2). Содержит 104 интегральных элемента. Условное графическое обозначение микросхемы К155ЛП5: 1 2 4 5 9 10 12 13 =1 3 =1 6 =1 8 =1 11 Назначение выводов: 1, 2 – входы первого логического элемента: 3 – выход первого логического элемента; 4, 5 – входы второго логического элемента; 6 – выход второго логического элемента; 7 – общий вывод; 9, 10 – входы третьего логического элемента; 8 – выход третьего логического элемента; 11 – выход четвертого логического элемента; 12, 13 – входы четвертого логического элемента; 14 – напряжение питания. 83 Микросхема К155ТМ2 Микросхема представляет собой два комбинированных RSD-триггера, которые могут работать как асинхронные RS-триггеры и как синхронные динамические D-триггеры с управлением по фронту импульса. Содержит 70 интегральных элементов. Условное графическое обозначение микросхемы К155ТМ2: 1 2 3 4 13 12 11 10 R Т 5 D C 6 S R Т 9 D C 8 S Назначение выводов: 1 – асинхронный инверсный вход установки первого триггера в нулевое состояние R; 2 – вход D для первого триггера; 3 – вход синхронизации С для первого триггера; 4 – асинхронный инверсный вход для установки первого триггера в единичное состояние S; 5 – прямой выход первого триггера Q; 6 – инверсный выход первого триггера; 7 – общий вывод; 13 – асинхронный инверсный вход установки второго триггера в нулевое состояние R; 12 – вход D для второго триггера; 11 – вход синхронизации С для второго триггера; 10 – асинхронный инверсный вход для установки второго триггера в единичное состояние S; 9 – прямой выход второго триггера Q; 8 – инверсный выход второго триггера; 14 – напряжение питания. 84 Микросхема К155ИР1 Микросхема представляет собой четырехразрядный универсальный сдвиговый регистр. Содержит 177 интегральных элементов. Условное графическое обозначение микросхемы К155ИР1: 1 9 6 2 3 4 5 8 D0 RG Q C1 1 V 2 D1 4 D2 D3 8 13 12 11 10 D4 C2 Назначение выводов: 1 – информационный вход последовательной загрузки данных: 9 – вход синхронизации для последовательной загрузки, действует только при V = 0; 6 – подготовительный вход для установки режима работы регистра: при V = 0 разрешена последовательная загрузка, при V = 1 разрешена параллельная загрузка; 2, 3, 4, 5 – информационные входы параллельной загрузки данных; 7 – общий вывод; 8 – вход синхронизации параллельной загрузки, действует только при V = 1; 13 – выход первого разряда числа; 12 – выход второго разряда числа; 11 – выход третьего разряда числа; 10 – выход четвертого разряда числа; 14 – напряжение питания. 85 Приложение 4. Устройство и принцип работы полупроводниковых приборов Полупроводники – это широкая группа материалов, которые по величине проводимости занимают промежуточное положение между металлами (проводниками) и диэлектриками (изоляторами). В отличие от металлов, в которых ток переносят носители зарядов только одного знака – электроны, в собственных (то есть беспримесных) полупроводниках есть два вида носителей заряда: отрицательные электроны и положительно заряженные дырки. Добавляя в полупроводник примеси, можно получить полупроводник с заданными свойствами. Добавляя в полупроводник атомы донорной примеси, отдающей электроны, мы получим полупроводник с большим количеством свободных электронов и малым количеством дырок – электронный полупроводник, или полупроводник n-типа. Внося в структуру монокристалла атомы акцепторной примеси, принимающие и удерживающие электроны, можно создать полупроводник с большим количеством свободных дырок и малым числом электронов – дырочный полупроводник, или полупроводник p-типа. Универсальным элементом в микроэлектронике служит pn-переход, который является слоем, разделяющим две микрообласти с электронной и дырочной проводимостью, сформированные в монокристалле полупроводника. Этот переход в микросхемах может исполнять роль диода (вентиля), пропускающего ток только в одном направлении. Запертый обратным постоянным напряжением pn-переход играет роль конденсатора. Обратное сопротивление pn-перехода можно использовать в качестве высокоомного резистора. Структуры из нескольких pn-переходов образуют транзисторы, тиристоры и другие активные элементы. 1. Основные свойства p-n-перехода. Диод и стабилитрон Важнейшим свойством p-n-перехода является его односторонняя проводимость. Электрическое сопротивление pn-перехода существенно зависит от величины и знака приложенного к нему напряжения. Если на pn-переход подано прямое напряжение (потенциал pобласти выше чем n-области), то основные носители под действием внешнего электрического поля, созданного в полупроводнике, беспрепятственно переходят через зону контакта полупроводников n- и p-типа. Встречаясь на границе раздела полупроводников, электроны и дырки рекомбинируют. Убыль свободных носителей зарядов компенсируется приходом новых основных носителей с полюсов внешней батареи. Pn-переход открыт, через него протекает большой 86 прямой ток основных носителей заряда. Сопротивление открытого pnперехода очень мало. Обратное включение Прямое включение Iпр + p Iобр≈ 0 + + + n – – – – + – + n – + – + – p-n-переход закрыт p-n-переход открыт Режим лавинного пробоя Диод Iобр – Стабилитрон p p – + – – + n – – + U ≥ Uлав.пробоя Рис. П1. Режимы работы p-n-перехода и условные обозначения диода и стабилитрона Если на p-n-переход подано обратное напряжение (потенциал pобласти ниже, чем n-области), то электрическое поле внешнего источника оттягивает основные носители заряда от зоны pn-перехода, проникнуть за зону контакта они не могут. Весь ток через pn-переход в этом режиме обусловлен движением неосновных носителей заряда (электронов в p-области и дырок в n-области). Так как таких свободных зарядов немного, то обратный ток пренебрежимо мал. Сопротивление pn-перехода при обратном включении очень велико. 87 Если увеличивать обратное напряжение на pn-переходе, то при некотором критическом значении напряжения Uлав.пробой наблюдается резкий рост обратного тока. Это происходит тогда, когда кинетическая энергия, приобретаемая неосновными носителями заряда под воздействием внешнего электрического поля, становится настолько большой, что при их столкновении с атомами в узлах кристаллической решетки становится возможной ионизация этих атомов. При этом количество свободных носителей заряда в зоне pn-перехода лавинообразно возрастает. Ток через переход резко увеличивается. Односторонняя проводимость pn-перехода используется в выпрямительных и детекторных диодах. Явление лавинного пробоя – это основа для работы стабилитрона. 2. Устройство и принцип работы биполярного транзистора Биполярным транзистором называют полупроводниковый прибор с тремя выводами, состоящий из трех чередующихся слоев с разной проводимостью, между этими слоями образовано два pn-перехода. Средний слой и подключенный к нему вывод называют базой, крайние – эмиттер и коллектор (рис. П2). Переход между базой и эмиттером называют эмиттерным переходом, а переход между базой и коллектором называют коллекторным. В зависимости от порядка чередования слоев различают pnp-транзисторы и npn-транзисторы. Коллектор n База Коллектор – База p + n – Эмиттер Эмиттер Рис. П2. Устройство и условное обозначение биполярного npnтранзистора 88 В логических элементах и цифровых устройствах используются только два режима работы биполярного транзистора, которые называют ключевыми: режим насыщения и режим отсечки. В этих двух режимах транзистор можно заменить на два включенных навстречу друг другу диода (рис. П3). – Коллектор + База Транзистор открыт Rтр. ≈ 0 – Эмиттер Насыщение + Коллектор –(0) База Транзистор закрыт Rтр.≈ ∞, I ≈ 0 +(0) Эмиттер Отсечка Рис. П3. Ключевые режимы работы биполярного транзистора Транзистор npn-типа находится в режиме насыщения, когда его база положительна относительно коллектора и эмиттера, при этом оба pnперехода полностью открыты, ток через транзистор течет свободно. Полное сопротивление транзистора равно сумме сопротивлений двух открытых pn-переходов, оно очень мало Rтр.≈ 0. Транзистор полностью открыт. Падение напряжения на открытом транзисторе практически равно нулю Uэк ≈ 0. Транзистор npn-типа находится в режиме отсечки, когда его база отрицательна относительно коллектора и эмиттера, или если разность потенциалов между базой и эмиттером равна нулю. При этом оба pnперехода полностью закрыты, ток через транзистор не проходит. Полное сопротивление транзистора равно сумме сопротивлений двух закрытых pn-переходов, оно очень велико R тр. ® ¥ . Транзистор полностью закрыт. Падение напряжения на закрытом транзисторе велико. 89 Принцип работы многоэмиттерного транзистора npn-типа, тот же, что и у обычного npn-транзистора, но заряды в базу у такого транзистора могут поступать через несколько независимых эмиттеров (рис. П4). База Коллектор База n – p + n – Эмиттер 1 n – Эмиттер 1 Эмиттер 2 Коллектор Эмиттер 2 Рис. П4. Устройство многоэмиттерного транзистора и его эквивалентная схема для режимов работы в цифровых устройствах 3. Устройство и принцип работы МДП-транзистора Рассмотрим устройство и принцип работы p-канального МДПтранзистора (рис. П5). Основой этого прибора является кристаллическая пластина кремния n-типа. Такая пластина называется подложкой. С одной стороны на поверхности пластины недалеко друг от друга создают две области с проводимостью p-типа. Между ними поверхность пластины окисляют, образуя тонкий слой диэлектрика. Поверх диэлектрика наносят тонкую металлическую пленку, которая играет роль затвора. Тонкую металлическую пленку наносят также на обе области с проводимостью p-типа и на обратную сторону подложки, получившиеся при этом электроды называют: исток, сток и подложка. Если к истоку и стоку подключить источник постоянного напряжения, то, поскольку вблизи истока и стока участки полупроводника p-типа образуют с областью подложки n-типа два включенных навстречу друг другу pn-перехода, при любой полярности источника напряжения, пока напряжение на затворе равно нулю, ток в цепи будет отсутствовать. Подадим на затвор напряжение, отрицательное относительно истока и подложки. В полупроводнике n-типа (подложке) основными носителями заряда являются электроны. Они будут отталкиваться от отрицательно заряженного затвора, и уходить вглубь подложки. В то же время 90 неосновные носители заряда, дырки (их мало, но в любом полупроводнике n-типа они всегда присутствуют), будут притягиваться к затвору и собираться в приповерхностном слое подложки. При достаточной величине напряжения на затворе в приповерхностном слое подложки окажется дырок больше, чем электронов (как говорят, произойдет инверсия типа проводимости), и в подложке появится тонкий канал с проводимостью p-типа. Этот канал p-типа, соединит области истока и стока (тоже имеющие проводимость p-типа). Между истоком и стоком начинает течь электрический ток. Напряжение, при котором МДП-транзистор открывается, называют пороговым напряжением. + – затвор исток – сток p – n + p + – подложка Рис. П5. Устройство и схема подключения p-канального МДП-транзистора Сток Сток Подложка Затвор Исток n-канальный Затвор Подложка Исток p-канальный Рис. П6. Условные обозначения МДП-танзисторов 91 В рассмотренной нами конструкции мы управляем омическим сопротивлением полупроводникового прибора, изменяя электрическое поле, создаваемое в объеме полупроводника, причем управляющий электрод отделен от проводящего канала слоем диэлектрика. Такую разновидность транзистора называют полевым транзистором с изолированным затвором. Второе название этого элемента – МДПтранзистор отражает конструкцию прибора: основной его частью является структура с чередованием слоев «металл-диэлектрикполупроводник». Если в качестве диэлектрика выступает слой оксида кремния SiO2, то такой полупроводниковый прибор называют МОПтранзистором. Схемы на полевых транзисторах очень экономичны. Поскольку затвор отделен от канала слоем диэлектрика, ток затвора практически равен нулю, и во входной цепи потребляется очень малая мощность. Если взять за основу (подложку) полупроводниковую пластину p-типа, то можно изготовить полевой транзистор с изолированным затвором и индуцируемым проводящим каналом n-типа. В этом приборе основные носители заряда – электроны, поэтому полярность управляющего напряжения и напряжения питания нужно изменить на противоположную. Условные графические изображения n- и p-канального полевых транзисторов с изолированным затвором приведены на рис. П6. 92 Приложение 5. Общая характеристика дисциплины «Основы микроэлектроники» Выписка из образовательного стандарта на специальность 030100 “Информатика” (Квалификация «Учитель информатики»): Индекс дисциплины ДПП.Ф.12. Наименование дисциплины «Основы микроэлектроники». Основные разделы: Физические основы полупроводниковой микроэлектроники. Понятие об интегральной микросхеме. Чипы. Принципы построения микроэлектронных приборов и устройств. Основы реализации оперативных и долговременных запоминающих устройств. Микропроцессоры как микроэлектронная основа современных ЭВМ, принципы их работы и функционирования. Содержание учебного курса ТЕМА 1. Физические основы полупроводниковой микроэлектроники Предмет и основные направления развития микроэлектроники. Интегральная микросхема (ИМС). Чип. Аналоговые и цифровые ИМС. Пленочные, полупроводниковые и гибридные ИМС. Степень интеграции. Классификация ИМС по степени интеграции. Маркировка ИМС. ТЕМА 2. Логические элементы Понятие сигнала. Электрический сигнал и его преимущества. Аналоговые и цифровые сигналы. Прикладная универсальность цифрового сигнала. Двоичный код. Представление двоичного числа в ЭВМ. Положительная и отрицательная логика. Последовательный и параллельный код многоразрядного числа. Основные логические функции, используемые в цифровой технике: их обозначение, таблицы истинности,– логические функции: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, РАВНОЗНАЧНОСТЬ, НЕРАВНОЗНАЧНОСТЬ. Основные законы алгебры логики: переместительный, сочетательный, распределительный, поглощения, склеивания, правила де Моргана, правило двойного отрицания, действия с нулем и единицей. Понятие о функционально полной системе логических функций. Основные логические элементы и их обозначение на электрических схемах. Понятие о базовом логическом элементе. Базовый элемент транзисторнотранзисторной логики, его схема и принцип работы. ТЕМА 3. Триггеры Триггер. Нулевое и единичное состояние триггера. Схемы асинхронных RS-триггеров на логических И-НЕ и логических элементах ИЛИ-НЕ: принцип работы, таблица состояний, режимы работы, 93 обозначение устройства. Схема синхронного RS-триггера на логических элементах И-НЕ. Информационные и управляющие входы триггеров, их обозначение. Статический и динамический D-триггеры: основная схема, принцип работы, таблицы состояний, обозначение устройства. Обозначения статических и динамических входов цифровых устройств. ТЕМА 4. Регистры и дешифраторы Основные элементарные операции и основные операционные узлы цифровой техники. Параллельный и последовательный регистры: назначение, принцип работы, основная схема, обозначение устройства. Универсальный регистр: условное обозначение и принцип работы (на примере микросхемы К155ИР1). Дешифратор: назначение, принцип работы, обозначение, схема устройства, переключательные функции. ТЕМА 5. Полупроводниковые запоминающие устройства Полупроводниковые ОЗУ и ПЗУ. Статические и динамические ОЗУ. Устройство и принцип работы полупроводникового статического ОЗУ, на примере микросхемы К155РУ2. Понятие о динамических ОЗУ. Масочные, программируемые и репрограммируемые полупроводниковые ПЗУ: электрические схемы, принцип работы, обозначение. Основы работы репрограммируемых ПЗУ с электрическим стиранием (понятие о флэш-памяти). ТЕМА 6. Микропроцессоры Однокристальные и секционированные Микропроцессорные комплекты. Структурная схема микропроцессора. микропроцессоры. Распределение учебных часов по темам Лекции Темы занятий Лабораторные 1 ТЕМА 1. 2 ТЕМА 2. 1 3 ТЕМА 3. ТЕМА 4. 2 4 ТЕМА 5. ТЕМА 6. Всего на предмет выделено104 учебных часа. В том числе 16 аудиторных часов, из них 8 лекционных и 8 учебных часов лабораторных занятий (две 4часовые работы). Форма контроля знаний – зачет. 94 Вопросы домашней подготовки к лабораторным работам по предмету “Основы микроэлектроники”, специальность 030100 “Информатика”, квалификация «Учитель информатики» Обе лабораторных работы проводятся фронтально. Перед началом каждой из них проводится семинар по вопросам домашней подготовки, занимающий, как правило, 30-45 минут. Затем студенты выполняют практические задания, предусмотренные в данной лабораторной работе, и оформляют отчет. В конце занятия (за 30-40 минут до звонка) студенты предъявляют полученные результаты преподавателю на проверку и проводится индивидуальная защита результатов. Лабораторная работа № 1. Исследование основных логических элементов и простейших комбинационных устройств Вопросы домашней подготовки к семинару: 1. Познакомиться с основами алгебры логики [Ямпольский В.С. 3.1, 3.2, 3.4]: · выписать в тетрадь для логических функций И, ИЛИ, НЕ, И-НЕ, ИЛИНЕ, РАВНОЗНАЧНОСТЬ, НЕРАВНОЗНАЧНОСТЬ: таблицу истинности, обозначение функции, выражение ее через основные логические функции, условное графическое обозначение для логического элемента, выполняющего эту функцию; · выписать основные законы алгебры логики: переместительный, сочетательный, распределительный, поглощения, склеивания, правила де Моргана, правило отрицания, правило двойного отрицания, действия с нулем и единицей; · знать, как в ЭВМ изображаются одноразрядные двоичные числа, что такое положительная и отрицательная логика. 2. Зарисовать в тетради общий вид корпуса микросхем серии 155 с нумерацией выводов. Зарисовать условное графическое обозначение и цоколевку для микросхем К155ЛА3, К155ЛЕ1, К155ЛП5.[Ямпольский В.С. 3.4] 3. Ознакомиться с элементной базой транзисторно-транзисторной логики (ТТЛ). Зарисовать в тетради принципиальную схему базового элемента ТТЛ. Уметь объяснить, как он работает [Ямпольский В.С. 3.3]. 4. Продумать и зарисовать в тетради схемотехническую логических функций [Ямпольский В.С. 3.3]: · И, ИЛИ, НЕ, ИЛИ-НЕ на логических элементах типа И-НЕ. · И, ИЛИ, НЕ, И-НЕ на логических элементах типа ИЛИ-НЕ. реализацию 95 Лабораторная работа № 2. Исследование триггеров и регистров Вопросы домашней подготовки к семинару: 1. Знать: что такое триггер, нулевое и единичное состояния триггера, режимы работы триггера. [Ямпольский В.С. 3.5] 2. Изучить принципы работы асинхронного RS-триггера. Зарисовать в тетради схемы RS-триггеров, выполненных на логических элементах И-НЕ и ИЛИНЕ. Уметь объяснить характер запрещенного состояния в RS-триггере. [Ямпольский В.С. 3.5] 3. Добавляя необходимые элементы к RS-триггеру, получить и зарисовать в тетради схемы синхронного статического и динамического D-триггеров. Уметь объяснить отличия синхронных триггеров от асинхронных, статических от динамических. [Ямпольский В.С. 3.5] 4. Зарисовать в тетради внутренние логические структуры четырехразрядных параллельного и последовательного регистров, выполненных на синхронных D-триггерах. Проанализировать их работу либо таблицами состояния, либо временными диаграммами. Знать назначение регистров в цифровых устройствах. [Ямпольский В.С. 4.1] 5. Зарисовать в тетради условное графическое обозначение и цоколевку универсального сдвигового регистра К155ИР1; выяснить и записать назначение всех входов и выходов микросхемы. [Ямпольский В.С. 4.1] 6. Знать что такое: электрический импульс, прямоугольный импульс; вершина, фронт, срез импульса; как определяется длительность импульса. Знать, как в ЭВМ изображаются многоразрядные числа (параллельный и последовательный код) [Ямпольский В.С. 1.4] Рекомендуемая литература 1. Ямпольский В. С. Основы автоматики и электронно-вычислительной техники: Учебн. пособие для студентов физ.-мат. фак. пед. ин-тов.-М.: Просвещение, 1991. 2. Стрыгин В.В., Щарев Л.С. Основы вычислительной, микропроцессорной техники и программирования: Учебник для сред. спец. учебн. зав.- М.: Высш. шк., 1989. 3. Электроника: Энциклопедический словарь.- М.: Сов. Энцикл., 1991. 4. Цифровые и аналоговые микросхемы: Справочник. Под ред. Якубовского С.В.- М.: Радио и связь, 1989. 5. Шило В.Л. Популярные цифровые микросхемы: Справочник.- М.: Радио и связь, 1988. 6. Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ и ТТЛШ: Справочник.- М.: Машиностроение, 1993. 96 Учебное издание Недорезков Евгений Константинович Основы микроэлектроники Конспект лекций Подписано в печать 21.09.2009. Формат 60х84 1/16 Бумага офсетная. Гарнитура Arial. Печ.л. 6,0. Тираж 20 экз. Заказ № 339. РИО Горно-Алтайского государственного университета 649000, г. Горно-Алтайск, ул. Ленкина, 1 Опечатано полиграфическим отделом Горно-Алтайского государственного университета 649000, г. Горно-Алтайск, ул. Ленкина, 1 Предупреждение PDF-файл книги подготовлен автором и может свободно распространяться при выполнении следующих обязательных условий: 1. Содержащаяся в файле информация может использоваться только для образовательных целей. Никакое коммерческое использование текста явное или скрытое не допускается. 2. Файл должен распространяться «как есть», в неизменном виде. Не разрешается деление файла на части, извлечение отдельных фрагментов, перевод текста в другой электронный формат или на другие виды носителей (в том числе и бумажный), внесение в текст исправлений, дополнений, комментариев. 3. Это разрешение не распространяется на другие книги автора и на последующие издания данной книги. 4. Исключительные права на публикацию и коммерческое использование содержащихся в файле материалов сохраняются за автором. 5. Запрещается размещать книгу на сайте ГорноАлтайского гос. университета. Чтобы получить согласие автора на выкладку книги на других электронных ресурсах свяжитесь с ним по адресу: NEK958@yandex.ru. 6. Автор оставляет за собой право отменить настоящее разрешение для тех случаев, где, по его мнению, эти условия могут быть не выполнены, без объяснения причин.