Архитектура серверных ЦП — это архитектурная организация модулей, входящих в состав серверного центрального процессора.
Общие сведения
В настоящее время центральные процессоры являются неотъемлемой частью современного компьютерного оборудования, но такое положение дел было не всегда. Изначально серверные станции не обладали модулями центральных процессоров. Вычислительные процедуры в них осуществлялись неспециализированными наборами системной логики, то есть обычные типовые микросхемы совместно с другими полупроводниковыми элементами. Но со временем и прогрессом электронных технологий стали проектироваться и выпускаться более совершенные микросхемы, включая специальные, к которым относятся процессоры. С появлением первых персональных компьютеров, на рынке серверного оборудования произошли серьёзные изменения. Сформировалась тенденция взаимного проникновения технологических и архитектурных новшеств из области серверной техники в сферу персональных компьютеров, и наоборот.
Статья: Архитектура и производительность серверных ЦП
Самой очевидной причиной такого явления являются экономические факторы. Параллельно разрабатывать две или больше процессорные архитектуры оказалось непосильной ношей даже для известных корпораций. При этом себестоимость обоих решений была высокой, что ухудшало конкурентно способность продукции на рынке. И хотя архитектуры центральных процессоров, предназначенные только для серверов и суперкомпьютеров, есть и сегодня, более распространённым является универсальное процессорное ядро, которое пригодно и для персональных компьютеров, и для серверов.
Архитектура и производительность серверных ЦП
Все центральные процессоры, вне зависимости от их назначения, имеют набор функциональных устройств:
- Блок целочисленных вычислений или арифметико-логическое устройство.
- Блок адресной обработки.
- Контроллер системной шины.
- Декодер команд.
Для осуществления вычислительных операций и хранения промежуточных итогов применяется специальный файл регистров (возможно их целый набор), который состоит из зафиксированного числа записей заданного размера. Фактически все современные центральные процессоры обладают средствами, которые могут предсказывать направления условных переходов. В начале девяностых годов прошлого века общемировой практикой стало внедрение в ядро центрального процессора модуля вещественных вычислений (Floating-Point Unit, F-box). Когда дизайн некоторой аппаратной платформы подразумевал применение кэш-памяти, имеющей прямой доступ, то в центральный процессор внедрялся модуль по взаимодействию с кэш-памятью (Cache Memory Interface Unit, C-box). В сегодняшних центральных процессорах часто имеются контроллеры памяти, периферийных шин и так далее.
По имеющемуся командному набору процессоры делятся на:
- RISC (Reduced Instruction Set Computing, то есть вычисления осуществляются при помощи ограниченного набора команд).
- CISC (Complex Instruction Set Computing, то есть вычисления осуществляются при помощи расширенного набора команд).
Сегодня в чистом виде найти процессоры первого или второго типа достаточно проблематично, поскольку почти у всех современных центральных процессоров имеются признаки обеих семейств. Архитектурная организация RISC стала попыткой уйти от минусов, которые были присущи процессорам CISC. Согласно исследованиям специалистов доказано, что только 20% всего командного набора процессоров CISC используется при 80% всего времени функционирования процессора. То есть, присутствует явный дисбаланс, поскольку большое число команд фактически просто не используются. При этом каждая добавочная команда в общем комплекте ведёт к росту себестоимости центрального процессора. Появилась идея довести командный набор до минимума, сделать у них фиксированную длину для удобного декодирования, а прямой доступ к памяти позволить только отдельным командам. Это дало возможность сформировать компактное ядро центрального процессора, которое способно функционировать на более высокой частоте при тех же проектных нормативах.
Конечно, и у RISC, и у CISC имеются свои преимущества. RISC может обеспечить эффективные параллельные вычисления функциональными модулями центрального процессора и значительное число исполненных команд на один такт. CISC обеспечивает наиболее эффективную работу центрального процессора при малом количестве функциональных модулей и присутствии не более одного конвейера в пересчёте на функциональный модуль.
Во всех современных серверных центральных процессорах предусматривается определённый размер статической памяти, которая работает на частоте ядра. Следует подчеркнуть, что именно статической памяти, так как применение динамической памяти для этих целей считается совсем нерациональным.
Естественно, что использование статической памяти необходимо там, где нужно обеспечить максимум быстродействия , то есть в регистрах центрального процессора, локальной памяти сигнального процессора, в кэш-памяти. Динамическая память применяется тогда, когда приоритетным считается размер памяти, а не быстродействие.
Необходимость наличия кэш-памяти при разработке центральных процессоров возникла ещё в девяностых годах двадцатого века, когда тактовая частота центрального процессора сильно превысила частоту системной шины и шины памяти. Сегодня частота серверных центральных процессоров больше 4 ГГц, а оперативной памяти, используемой массово на серверах, всего около 400 МГц. В данном случае при прямом обращении к памяти функциональные модули центрального процессора большую часть времени будут ожидать поступления информационных данных. То есть, эффективных альтернативных вариантов у кэш-памяти в передовых высокопроизводительных серверных центральных процессорах просто нет. Обычно, кэш-память обладает многоуровневой архитектурной организацией.
