Булева алгебра или алгебра логики

ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ Булева алгебра или алгебра логики Отличия от обычной алгебры: 1. Функция и аргумент принимают только два значения – «логический нуль» или «логическая единица»; 2. Существуют только 3 логические операции: И, ИЛИ, НЕ. Применение (зачем используется в электронике) 1. Позволяет записать формально (в математическом виде) математические сообщения и связь между ними; 2. Позволяет перейти от математического описания принципа работы схемы к схемной реализации; 3. Позволяет представить логические устройства в оптимальном виде. Операции алгебры логики и логические элементы, реализующие эти операции 1. ИЛИ (OR) – операция логического сложения или дизъюнкция. Определение: функция, реализуемая логическим элементом ИЛИ, принимает значение «логической единицы» (т.е. на выходе – «единица»), если или на первом, или на втором, или на всех входах одновременно присутствует «логическая единица». 2. И (AND) – операция логического умножения или конъюнкция. Определение: Определение: функция, реализуемая логическим элементом И, принимает значение «логической единицы» (т.е. на выходе – «единица»), если и на первом, и на втором, и на всех входах одновременно присутствует «логическая единица». 3. НЕ (NOT) – операция логического отрицания или инверсия. Определение: Определение: функция, реализуемая логическим элементом НЕ, принимает значение противоположное аргументу. Для расширения функциональных возможностей объединяют логические элементы, выполняющие операции ИЛИ и И с элементом, выполняющим операцию НЕ. ИЛИ-НЕ – элемент Пирса: И-НЕ – элемент Шеффера: Элемент Шеффера обладает функциональной полнотой, т.е.на его основе можно получить логические элементы, выполняющие любые логические операции. Функциональные возможности логических элементов Как входные, так и выходные сигналы логических элементов могут принимать только два значения – уровень «логического нуля» или «уровень логической единицы». В зависимости от конкретной схемы, более положительному значению физической величины соответствует состояние – «логическая единица», а менее положительному – «логический нуль». Для логических элементов, напряжение питания которых составляет 5 В, уровень «логического нуля» составляет 0,4 В и менее, уровень «логической единицы» - 2,4 В и более. При других напряжениях питания эти уровни принимают другие значения. На рисунке указаны уровни логического нуля и единицы, а также буквой А обозначена так называемая «зона неопределенности», в которой сигнал на входе либо выходе логического элемента имеет недопустимую амплитуду для корректной работы цифрового устройства. Т.е. нельзя допускать, чтобы сигнал имел напряжение, равное напряжению в зоне А. Реакцию логических элементов на различные комбинации входных сигналов отображают в виде таблиц истинности. X1 X2 ИЛИ И ИЛИ-НЕ И-НЕ 1 1 1 1 1 1 1 1 1 1 1 1 Некоторые рекомендации по применению логических элементов 1. В настоящее время все логические элементы выпускаются в интегральном исполнении. Схемотехника элементов позволяет соединять их между собой непосредственно, без дополнительных согласующих элементов. 2. Некоторые входы могут не использоваться. При этом, логические элементы воспринимают сигнал на этом входе как уровень логической единицы, как, например, в серии ТТЛ. В других сериях реакция может быть иной. 3. В тех случаях ,когда применяются логические элементы с разными значениями логических уровней, используются специальные микросхемы для согласования уровней по напряжению и потребляемой мощности при их соединении. 4. По входам допускается параллельное соединение нескольких элементов, по выходам такое соединение запрещено. В зависимости от применяемых схемных решений и элементной базы, логические элементы подразделяются на следующие разновидности: ДЛ – диодная логика; (ТЛ – транзисторная логика) ДТЛ – диодно-транзисторная логика; ТТЛ – транзисторно-транзисторная логика; ЭСЛ – эмиттерно-связанная логика. Логические элементы диодной логики (ДЛ) Логический элемент ИЛИ (ДЛ) Для построения логического элемента ИЛИ диодной логики используется несколько последовательных диодных ключей, работающих на общую нагрузку. Принципиальная электрическая схема этого логического элемента имеет вид: Принцип работы схемы: Входные сигналы логического элемента проимитированы источниками Х1, Х2, Х3. Будем считать, что напряжение питания для данной схемы составляет 5 В. Если предположить, что Х1 = Х2 = Х3 = [0], то есть напряжение на них составить либо 0,4В, либо менее, тогда все диоды закрыты, т.к. потенциал на их анодах меньше, чем на катодах, ток в нагрузке не наблюдается, следовательно падение напряжения на нагрузке равно нулю (Uвых = 0), следовательно F= 0. Допустим, Х1 = [1], Х2 = Х3 = [0]. В этом случае, диод VD1 откроется и передаст сигнал от источника входного сигнала на нагрузку, т.е. Uвых не будет равно нулю, за счет чего выходная функция примет значение равное логической единице - F = [1]. Появление на других (остальных) входах логической единицы ситуацию не изменят, выходная функция будет принимать значение логической единицы. Т.о. данная схема реализует логический элемент, выполняющий функцию ИЛИ. Логический элемент И (ДЛ) Для построения логического элемента И диодной логики используется несколько диодных ключей со смещением. Принципиальная электрическая схема этого логического элемента имеет вид: Принцип работы схемы: При условии, что Х1 = Х2 = Х3 = [0], катоды всех диодов через источники входных сигналов подключены к общему проводу (┴). Под действием напряжения источника питания (смещения) - Ек, все диоды открыты, ток течет от «+» источника Ек к «-» через открытые диоды и малое сопротивление источников входных сигналов, выходное напряжение (URн) будет определяться значением падения напряжения на открытом диоде и составит десятые доли вольта, что соответствует уровню логического нуля, т.е. F = [0]. При поступлении на один из входов логической единицы, например Х1 = [1], на катод диода VD1 поступит достаточно высокий положительный потенциал, диод закроется, но сопротивление нагрузки будет шунтироваться малым значением сопротивлений двух оставшихся открытыми диодов VD2 и VD3, следовательно F = [0]. Только при наличии на всех входах уровня логической единицы, когда Х1 = Х2 = Х3 = [1] все диоды закроются, их эквивалентное сопротивление станет →∞, ток от «+» источнике Ек к «-» потечет по пути наименьшего сопротивления через Rн. Падение напряжения на нагрузке составит ≈ Ек, что соответствует уровню логической единицы, т.е F = [1]. Т.о. данная схема реализует логический элемент, выполняющий функцию И. Логический элемент, реализующий функцию инверсии (инвертор) Для этой цели используется транзисторный ключ. Принципиальная электрическая схема этого логического элемента имеет вид: В данной схеме транзистор включен в схеме с ОЭ, что обеспечивает поворот фазы на 180° и соответствует операции инверсии. Благодаря усилительным свойствам транзистора происходит восстановление уровня сигнала. Принцип работы схемы: В данной схеме транзистор работает либо в режиме насыщения либо в режиме отсечки. При условии, что Х = [0], при этом коллекторный переход будет смещен в обратном направлении, так же как эмиттерный, транзистор находится в режиме отсечки, поэтому на резисторе нагрузки падение напряжения составит ≈ Ек, что соответствует уровню логической единицы, т.е F = [1]. При условии, что Х = [1], при этом коллекторный переход будет смещен в прямом направлении, так же как эмиттерный, транзистор находится в режиме насыщения, сопротивление нагрузки будет шунтироваться малым значением сопротивления открытого транзистора, следовательно, F = [0]. Диодные логические элементы применяются в сочетании с транзисторными ключами. Логические элементы ДТЛ Логический элемент ИЛИ-НЕ (ДТЛ) Принципиальная электрическая схема логического элемента ИЛИ-НЕ имеет вид: По схеме видно, что выход логического элемента ИЛИ подключен к входу инвертора (транзисторного ключа, работающего в режимах насыщения и отсечки). Принцип работы схемы: Если предположить, что Х1 = Х2 = Х3 = [0], то есть напряжение на них составить либо 0,4В, либо менее, тогда все диоды закрыты, т.к. потенциал на их анодах меньше, чем на катодах, ток на базу транзистора VT не поступает, следовательно, транзистор находится в режиме отсечки (закрыт), ток в нагрузке достаточно большой, следовательно, падение напряжения на нагрузке составит ≈ Ек , за счет чего выходная функция примет значение равное логической единице - F = [1]. Допустим, Х1 = [1], Х2 = Х3 = [0]. В этом случа е, диод VD1 откроется и передаст сигнал от источника входного сигнала на эмиттерный переход транзистора VT, т.е. транзистор перейдет в режим насыщения, Uвых будет ≈ равно нулю, следовательно, F= 0. Появление на других (остальных) входах логической единицы ситуацию не изменят, выходная функция будет принимать значение логического нуля. Логический элемент И-НЕ (ДТЛ) Принципиальная электрическая схема логического элемента И-НЕ имеет вид: Принцип работы схемы: При условии, что Х1 = Х2 = Х3 = [0], катоды всех диодов через источники входных сигналов подключены к общему проводу (┴). Под действием напряжения источника питания (смещения) - Ек, все диоды открыты, ток течет от «+» источника Ек к «-» через открытые диоды, на базе транзистора VT действует малый положительный потенциал, поэтому транзистор переходит в режим отсечки, выходное напряжение (URн) будет определяться значением напряжения Ек, что соответствует уровню логической единицы, т.е. F = [1]. При поступлении на один из входов логической единицы, например Х1 = [1], на катод диода VD1 поступит достаточно высокий положительный потенциал, диод закроется, но сопротивление закрытого диода будет шунтироваться малым значением сопротивлений двух оставшихся открытыми диодов VD2 и VD3, на базу транзистора поступит малый положительный потенциал недостаточный для того, чтобы открыть эмиттерный переход, транзистор находится в режиме отсечки, следовательно, F = [1]. Только при наличии на всех входах уровня логической единицы, когда Х1 = Х2 = Х3 = [1] все диоды закроются, их эквивалентное сопротивление станет →∞, высокий положительный потенциал от источника Ек передастся на базу транзистора, эмиттерный переход откроется, транзистор перейдет в режим насыщения. Uвых будет ≈ равно нулю, следовательно, F= [0]. Логические элементы транзисторно-транзисторной логики Логический элемент И-НЕ (ТТЛ) Логический элемент И-НЕ выполняется на основе многоэмиттерного транзистора, в котором каждая транзисторная структура, образованная одним из эмиттеров и общим коллектором, в процессе работы переключается из нормального режима работы в инверсный. Многоэмиттерный транзистор может выглядеть следующим образом: В инверсном режиме, полярность приложенного напряжения на участке коллектор – эмиттер меняется на противоположную. На рисунке приведена конструкция плоскостного транзистора типа n-p-n и показана полярность проложенного напряжения для нормального (активного) режима работы транзистора и для инверсного. При этом, коллектор и эмиттер как бы меняются местами: инженкцию носителей будет осуществлять область коллектора, а роль коллектора (собирать носители) будет играть эмиттер. В реальных транзисторах площадь коллекторного перехода больше по размеру, чем площадь эмиттерного перехода. В нормальном режиме носители, инжектированные эмиттером ,практически полностью попадают в область коллектора, что обеспечивает большое значение коэффициента передачи эмиттерного тока и большое значение βнорм≈50-100. В инверсном режиме инжекцию носителей будет осуществлять коллектор, а собирать эти носители – эмиттер. Т.к. область эмиттера мала, то резко уменьшится вероятность захвата носителей, что приведет к резкому уменьшению значения тока и одновременно коэффициента βинверсн, которое может оказаться даже меньше единицы, т.е. βнорм >> βинверсн. Одновременно изменится и направление тока коллектора. Принципиальная электрическая схема логического элемента типа ТТЛ с применением многоэмитерного транзистора имеет вид: Принцип работы схемы: Предположим, что на всех входах присутствуют уровни логической единицы, т.е. Х1 = Х2 = Х3 = [1]. На все транзисторные структуры подан положительный потенциал от источников входных сигналов, значит все транзисторные структуры работают в инверсном режиме (т.к. «+» подведен к эмиттеру). В схеме будут протекать токи, как показано на следующей схеме: Сумма токов коллектора (показаны пунктиром) втекает в базу транзистора VT и открывает его, в результате чего Uвых будет ≈ равно нулю, следовательно, F= [0]. Предположим, что на один из входов поступил уровень логического нуля, например Х3 = 0, на третий эмиттер вследствие чего, поступил низкий потенциал, транзисторная структура, образованная этим эмиттером, перешла в нормальный режим, появился ток Iнорм, который вытекает из базы транзистора VT: Т.к. βнорм >> βинверсн, то Iк норм >> ΣIинверс, то вытекающий ток больше суммы втекающих токов и, как следствие этого, транзистор VT закрывается, выходное напряжение (URн) будет определяться значением напряжения Ек, что соответствует уровню логической единицы, т.е. F = [1]. Подача уровня логического нуля на другие (остальные) входы ситуацию не изменит – на выходе будет F = [1]. Такая реакция устройства на комбинацию входных сигналов соответствует логической операции И-НЕ. Логические элементы эмиттерно-связанной логики Логический элемент ИЛИ-НЕ (ЭСЛ) Упрощенная схема логического элемента с выходной логикой на основе переключателей тока приведена на рисунке: Принцип работы схемы: Предположим, что на всех входах присутствуют уровни логического нуля, т.е. Х0 = Х1 = Х2 = [0]. Входные транзисторы (VT0, VT1, VT2) закрыты, т.к. на базах транзисторов присутствует малый положительный потенциал. На коллекторах этих транзисторов, при этом, потенциал положительный высокий. Этот высокий потенциал поступает на базу транзистора VT3 и открывает его. Выходное напряжение снимается с сопротивления эмиттера – Rэ1, которое является нагрузочным для данной схемы. В случае если транзистор VT3 открыт через это сопротивление течет выходной ток, значит, выходное напряжение будет достаточно высоким, что соответствует уровню логической единицы, т.е. F = [1]. Если хотя бы на одном из входов появляется уровень логической единицы, например, Х0 = [1], то соответствующий входной транзистор (VT0) открывается и закорачивает оставшиеся два транзистора VT1 и VT2. Потенциал в общей точке соединения коллекторов и на базе транзистора VT3 уменьшается. Транзистор VT3 закрывается, через Rэ1 ток не течет, следовательно, Uвых будет ≈ равно нулю, следовательно, F= [0]. Подача уровня логической единицы на другие (остальные) входы ситуацию не изменит – на выходе будет F = [0].