Двоичный дешифратор
устройство, преобразующее двоичный код в код "1 из N".
отношение частоты выходного сигнала интегральной микросхемы к частоте входного сигнала.
Статья посвящена особенностям проектирования синтезаторов сетки частот предназначенных для использования в составе интегральных микросхем. Подробно рассмотрены две схемы блока петлевого фильтра (ПФ) контура ФАПЧ с эквивалентным умножением емкости конденсатора изодромного звена, основанные на использовании дополнительного источника тока в составе блока накачки заряда. Для выбора рационального коэффициента эквивалентного умножения емкости конденсатора получены выражения для исследования изменений амплитудно-фазовых частотных характеристик блока эквивалентного ПФ вследствие нарушения заданного отношения площадей импульсов основного и дополнительного источников тока, вызванного технологическим разбросом при производстве кристалла микросхемы. Предложены способы увеличения скорости нарастания выходного напряжения блока эквивалентного ПФ, используемые в режимах сокращения длительности начальной стадии переходных процессов автоподстройки при переключении синтезируемых частот.
устройство, преобразующее двоичный код в код "1 из N".
полупроводниковый диод, предназначенный для детектирования сигнала.
набор из символов принятого алфавита.