Гиперфлексия

FPGA LUT с двумя выходами декомпозиции по Шеннону

В настоящее время количество логических элементов, программируемых логических интегральных схем (ПЛИС) типа FPGA (field-programmable gate array) достигает нескольких миллионов, что создает совершенно новые возможности при синтезе цифровой аппаратуры. При этом основой так называемых адаптивных логических модулей (АЛМ) FPGA являются деревья передающих транзисторов LUT (Look Up Table), вычисляющие логические функции в совершенной дизъюнктивной нормальной форме (СДНФ). При работе в арифметическом режиме вычисляются логические функции, отличающиеся значением одной переменной, например, переноса из разряда в разряд, что позволяет ускорить реализацию многоразрядной суммы. Для этого берут два LUT, выходы которых мультиплексируются по значению этой переменной, т.е. как бы вычисляют логические функции «впрок». Похожий принцип использован в архитектуре «Гиперфлекс» (HyperFlex), где разложение логической функции по Шеннону в цепи обратной связи позволяет обеспечить повышение быстродействия авто...