Выходной ток интегральной микросхемы
ток, протекающий в цепи нагрузки интегральной микросхемы в заданном режиме.
формат обмена проектов при разработке электронных схем.; список цепей в этом стандарте может быть получен из описаний проекта на языках VHLD или Verilog HDL с помощью стандартных программ; файлы в формате EDIF могут формироваться пакетами программных средств ряда САПР для целей моделирования с помощью стандартного пакета моделирования EDIF.
ток, протекающий в цепи нагрузки интегральной микросхемы в заданном режиме.
двигатель, у которого глубина пазов сердечника ротора значительно больше ширины, за счет чего усиливается эффект вытеснения тока в наружные слои стержней обмотки при пуске и увеличивается пусковой момент.
то же, что положительный сигнал.